「memory chip」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

A first memory chip 103a and a second memory chip 103b mounted on one surface of a packaging substrate 101 in this order have a rectangular planar shape, and include a plurality of electrode pads arranged only in a line along one rectangular side.例文帳に追加

実装基板１０１の一方の面にこの順に搭載された第一メモリチップ１０３ａおよび第二メモリチップ１０３ｂは、矩形の平面形状を有し、矩形の一辺に沿って一列にのみ配置された複数の電極パッドを含む。 - 特許庁

The semiconductor memory testing apparatus constructed to allow fail bit map display for every wafer based on fail data taken from a fail memory is provided with a section for setting a chip retrieving condition for arbitrarily setting the fail chip retrieving condition.例文帳に追加

フェイルメモリから取り込んだフェイルデータに基づきウェハ単位でフェイルビットマップ表示するように構成された半導体メモリ検査装置において、フェイルチップ検索条件を任意に設定できるチップ検索条件設定部を設けたことを特徴とするもの。 - 特許庁

In a memory macro 11, the measurement of a chip enable access time of the memory macro is started when a test chip enable signal Stce/is inputted through a terminal (node) TN 1, and a test address signal Stadd is inputted through a terminal (node) TN 2.例文帳に追加

メモリマクロ１１では、端子（ノード）ＴＮ１を介してテストチップイネーブル信号Ｓｔｃｅ／が入力され、端子（ノード）ＴＮ２を介してテストアドレス信号Ｓｔａｄｄが入力されたとき、メモリマクロのチップイネーブルアクセスタイムの測定が開始される。 - 特許庁

In the judging device 2, the number of printed sheets stored in a memory chip 90, that is, the number of printed sheets in accordance with the residual toner amount in the process cartridge 46 with the attached memory chip 90 is input by the reading part 400 of a judgement program 4.例文帳に追加

判定装置２において、判定プログラム４の読込部４００は、メモリチップ９０に記憶されている印刷枚数であって、このメモリチップ９０が取り付けられていたプロセスカートリッジ４６のトナー残量に応じた印刷枚数を入力する。 - 特許庁

The first memory chip and the second memory chip have respectively a power-on reset circuit in which after supply of a power source, power source voltage is detected and when power source voltage becomes the predetermined value or more, a reset signal for initializing the operation is output.例文帳に追加

第１のメモリチップおよび第２のメモリチップは、電源投入後、電源電圧を検知し、電源電圧が所定値以上になった場合に、その動作を初期化するためのリセット信号を出力するパワーオンリセット回路を、それぞれ有する。 - 特許庁

The chip address discrimination circuits 150 detects location of the memory chip of each layer by comparing the voltage which appears in the test pad TT respectively with a known comparison signal from a memory location detection circuit 156 in a comparator 154 according to the order of layering the chips by increasing resistance of a variable resistance element CC of each chip.例文帳に追加

チップアドレス識別回路１５０は、各チップの可変抵抗素子ＣＣを高抵抗化することにより、チップの積層順に応じて、テストパッドＴＴにそれぞれ現れる電圧を、比較器１５４にて、メモリ位置検知回路１５６からの既知の比較信号と比較することで、各層のメモリチップの位置を検知する。 - 特許庁

Thereby, even when a pad MP1 for clock signal is arranged in either of long sides located in the opposite sides of the memory chip, the pad MP1 for clock signal of the memory chip 3 and the pad CP (CP1, CP2) for clock signal of the microcomputer chip 2 can be electrically connected with a short wiring length.例文帳に追加

これにより、メモリチップの互いに反対側に位置する長辺のいずれの側にクロック信号用のパッドＭＰ１が配置されている場合でも、メモリチップ３のクロック信号用のパッドＭＰ１と、マイコンチップ２のクロック信号用のパッドＣＰ（ＣＰ１，ＣＰ２）とを短い配線長で電気的に接続できる。 - 特許庁

The controller chip can control for encrypting data input via the data input/output terminal and storing them in the nonvolatile memory chip and control for reading and decoding the encrypted data stored in the nonvolatile memory chip and outputting them via the data input/output terminal.例文帳に追加

コントローラチップは、前記データ入出力端子を介して入力されたデータを暗号化して不揮発性メモリチップへ記憶させる制御が可能であり、また不揮発性メモリチップに暗号化して記憶されているデータを読み出し復号化して前記データ入出力端子を介して出力する制御が可能である。 - 特許庁

This USB memory storage for storing a USB to be used in an office is provided with a key hole 7 on which a USB memory 11 with a key, in which an electronic key 20 equipped with an IC chip 14 and a USB memory 21 are integrally formed, is mounted and a reading means for reading data from the IC chip 14.例文帳に追加

オフィスにおいて使用されるＵＳＢを保管するためのＵＳＢメモリ保管庫において、ＩＣチップ１４を備える電子キー２０とＵＳＢメモリ２１が一体に形成されたキー付きＵＳＢメモリ１１が装着される鍵孔７と、ＩＣチップ１４からデータを読取る読取手段と、を有する。 - 特許庁

To provide a serial flash controller supporting XIP (eXecute In Place)function and to provide a memory chip having the controller.例文帳に追加

ＸＩＰ機能支援を可能にするシリアルフラッシュコントローラ及び該コントローラを有するメモリチップを提供することを目的とする。 - 特許庁

On a flexible printed-circuit board 26 which can be bent and deformed, the memory unit M packaged with an antenna 27 and an IC chip 28 is formed.例文帳に追加

屈曲変形可能なフレキシブルプリント基板２６に、アンテナ２７とＩＣチップ２８とを実装してメモリーユニットＭを形成する。 - 特許庁

An incorporated flash memory 14 and an ATA controller part 2 are integrated in one chip, and a controller connecting interface 20 is loaded.例文帳に追加

内蔵フラッシュメモリ１４とＡＴＡコントローラ部２とをワンチップに集積し、さらに、コントローラ接続インターフェース２０を搭載する。 - 特許庁

To provide an on-chip debugging emulation probe board and a debugging system, for eliminating the need to mount an emulation memory on a target system.例文帳に追加

ターゲットシステムへのエミュレーションメモリの搭載を不要にできるオンチップデバッグ方式のエミュレーションプローブボード、デバッグシステムを提供すること。 - 特許庁

To maintain the possible number of error corrections without reducing it even when the number of parallel of operations of a semiconductor memory chip is decreased.例文帳に追加

半導体メモリチップの動作並列数を減らしても、誤り訂正可能数を減らさずに維持することができるようにする。 - 特許庁

To provide a semiconductor memory device in which a current required for refresh operation can be reduced preventing increment of chip area.例文帳に追加

チップ面積の増大を防止しつつリフレッシュ動作に必要な電流を低減可能な半導体記憶装置を提供する。 - 特許庁

To provide a page buffer of a NAND type flash memory capable of increasing a data loading speed and reducing a chip area.例文帳に追加

データローディング速度を増加させ、かつ、チップの面積を減らすことができるＮＡＮＤ型フラッシュメモリのページバッファーを提供する。 - 特許庁

To improve soft error resistance in a system LSI with a system-on-chip form carrying a large-scale logic circuit and a memory.例文帳に追加

大規模論理回路とメモリを搭載したシステムオンチップ形態の所謂システムＬＳＩにおけるソフトエラー耐性を向上させる。 - 特許庁

To provide a semiconductor memory, in which the state of a chip after fuse blow can be determined even without actually blowing a fuse.例文帳に追加

実際にヒューズをブローしなくても、ヒューズブロー後のチップの状態を判断できる半導体記憶装置を提供すること。 - 特許庁

To provide, after manufacturing, a flip-chip integrated circuit capable of being freely separated in the position of a bump from the arrangement position of a memory cell.例文帳に追加

製造後にメモリセルの配置位置から自由にバンプの位置を離すことができるフリップチップ集積回路を提供する。 - 特許庁

To provide a semiconductor memory which is reducible in cost by having its chip size suppressed when it is formed of the same silicon as a logic part.例文帳に追加

ロジック部と同一シリコン化した場合のチップサイズを抑えられてコストダウンを図れるような半導体メモリを提供する。 - 特許庁

To provide a memory system which can be improved in yield without increasing a chip area and deteriorating access time.例文帳に追加

チップ面積を増大することなく、また、アクセスタイムを劣化することなく、歩留まりの向上が可能なメモリシステムを提供する。 - 特許庁

To provide a semiconductor memory device in which interference between adjoining cells can be reduced and the expansion of a chip area can be suppressed.例文帳に追加

隣接セル間の干渉を低減でき、チップ面積の増大を抑制することが可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device that achieves a cost reduction by suppressing an increase in chip area caused by interlayer connection.例文帳に追加

層間接続により生ずるチップ面積の増大を抑制し、コスト削減を実現する半導体記憶装置を提供する。 - 特許庁

The column of a resistance element 22 is arranged on the opposite side of the memory chip on the column of the connection pad and connected to the connection pad at one end.例文帳に追加

抵抗素子２２の列は、接続パッドの列のメモリチップと反対側に設けられ、一端を接続パッドと接続される。 - 特許庁

To provide a nonvolatile semiconductor memory device which regulates increase of chip area and enables nonselective processing of a defective block.例文帳に追加

チップ面積の増大を抑制しつつ、不良ブロックの非選択処理が可能な不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a one-chip microcomputer which can repair a program even when no rewritable memory is available in its inside.例文帳に追加

内部に書き換えが可能なメモリがない場合でも、プログラムの修復が可能なワンチップマイコンを提供することを目的とする。 - 特許庁

To obtain an IC (Integrated circuit) memory and a semiconductor device in which an injection defect can be eliminated and chip costs can be reduced.例文帳に追加

インジェクション不良をなくすことができると共に、チップコストを削減することができるＩＣメモリ及び半導体装置を得る。 - 特許庁

To provide technologies capable of preventing a chip crack that occurs in transfer molding, in collectively molded type memory cards.例文帳に追加

一括モールドタイプのメモリカードにおいて、トランスファモールド成形時に発生するチップクラックを防止することができる技術を提供する。 - 特許庁

The parameter processing unit changes a parameter for a memory chip within the predetermined number and writes the changed parameter into the parameter store units.例文帳に追加

パラメータ処理部は、規定数以内の個数のメモリチップに対するパラメータを変更し、変更したパラメータをパラメータ記憶部に書き込む。 - 特許庁

To provide a one chip microcomputer in corporated with an interface for an external serial memory in which the number of terminals is reduced.例文帳に追加

外部のシリアルメモリのインターフェースを内蔵した１チップマイクロコンピュータであって、端子数を削減したマイクロコンピュータを提供する。 - 特許庁

To reduce the cost of an IC chip for memory medium such as a non- contact IC card and a non-contact tag and to improve the reliability.例文帳に追加

非接触ＩＣカード，非接触タグ等のメモリー媒体用のＩＣチップのコストダウンを図り、信頼性を向上させる。 - 特許庁

To achieve cost reduction by decreasing chip area by improving the degree of integration of a memory even without greatly renewing a manufacturing apparatus.例文帳に追加

大幅な製造装置の更新等が無くともメモリの集積度を向上させ、チップ面積縮小によるコストダウンを図ること。 - 特許庁

To provide a nonvolatile memory capable of reducing the chip area of a reference side, and performing high-speed reading.例文帳に追加

レファレンス側のチップ面積を小さくすることができ、しかも、高速読み出しを行うことができる不揮発性メモリを提供する。 - 特許庁

To provide a memory which is equipped with a redundancy function, suppresses an increase in chip area, and suppresses an increase in cost.例文帳に追加

リダンダンシ機能を搭載し、チップ面積の増大を抑制し、かつ、コストの増大を抑制することができるメモリを提供する。 - 特許庁

The memory chip 11 is provided on the base board 1 and is connected to the bonding pad 16 with a wire to electrically store data.例文帳に追加

メモリチップ１１は、基台１上に設けられ、ワイヤによりボンディングパッド１６に接続され、データを電気的に記憶可能である。 - 特許庁

To provide a split gate non-volatile semiconductor memory device which has a stable operation while reducing an increase in chip area.例文帳に追加

チップ面積の増大を抑制しつつ、安定的に動作するスプリットゲート型不揮発性半導体記憶装置を提供する。 - 特許庁

Further, a plurality of fuse groups 6b are disposed at a corner of the semiconductor chip 1 and outside the memory cell formation region 2.例文帳に追加

また、半導体チップ１の角部であって、メモリセル形成領域２の外側には、複数のヒューズ群６ｂが配置されている。 - 特許庁

In a flash memory of DDP structure, a chip control circuit 16a is provided in two semiconductor chips respectively.例文帳に追加

ＤＤＰ構造のフラッシュメモリにおいて、２つの半導体チップにはチップ選択制御回路１６ａがそれぞれ設けられている。 - 特許庁

Each of the memory chips 2A, 2B is arranged so as to exchange data with an external unit of a system through the microcomputer chip 2C.例文帳に追加

メモリチップ２Ａ、２Ｂのそれぞれは、マイコンチップ２Ｃを通じてシステムの外部とデータのやり取りを行うように構成されている。 - 特許庁

MAGNETORESISTIVE RANDOM ACCESS MEMORY (MRAM) WITH ON- CHIP AUTOMATIC DETERMINATION OF OPTIMIZED WRITE CURRENT METHOD AND APPARATUS例文帳に追加

最適化された書込み電流をオンチップで自動的に判定する方法及び装置を備える磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ） - 特許庁

Therefore, data stored in a memory can be read out with high reliability at high speed without increasing a chip area.例文帳に追加

したがって、チップ面積の増大を招くことなく、メモリーに格納されたデータを高い信頼性で高速に読み出すことができる。 - 特許庁

An IC chip 100 is provided with a central processing unit(CPU) 20, a memory 30 to be controlled by the CPU 20 and a bus 40.例文帳に追加

ＩＣチップ１００は、中央処理装置（ＣＰＵ）２０と、ＣＰＵ２０により制御されるメモリ３０と、バス４０とを有する。 - 特許庁

To shorten an evaluation time of a fatigue characteristic without increasing chip size of a semiconductor memory having ferroelectric capacitors.例文帳に追加

強誘電体キャパシタを有する半導体メモリのチップサイズを増加させることなく、疲労特性の評価時間を短縮する。 - 特許庁

To provide a nonvolatile memory capable of reducing a chip area in a reference side and performing a high-speed reading.例文帳に追加

レファレンス側のチップ面積を小さくすることができ、しかも、高速読み出しを行うことができる不揮発性メモリを提供する。 - 特許庁

A built-in flash memory 14 and an ATA controller part 2 are integrated on a chip, and a controller connecting interface 20 is further mounted thereon.例文帳に追加

内蔵フラッシュメモリ１４とＡＴＡコントローラ部２とをワンチップに集積し、さらに、コントローラ接続インターフェース２０を搭載する。 - 特許庁