「memory chip」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

A BIOS01 reads the range register group initial value with respect to the chip set 33 from the predetermined area of the memory 32, and sets it in the range register group of the chip set 33.例文帳に追加

ＢＩＯＳ０１は、メモリ３２の所定領域からチップセット３３に対するレンジ・レジスタ群初期値を読み取ってチップセット３３が持つレンジ・レジスタ群に設定する。 - 特許庁

As any combinations of the CPU chip 1 and the memory chip 3 are responded, freedom can be provided in combination of the semiconductor integrated circuit loaded on the semiconductor device.例文帳に追加

どのようなＣＰＵチップ１とメモリチップ３の組合せにも対応でき、半導体装置に搭載される半導体集積回路の組み合わせに自由度をもたせることができる。 - 特許庁

To improve the capacity of a network processor for moving data to a dynamic random access memory(DRAM) chip to be used for a computer system or moving data from the chip.例文帳に追加

コンピュータ・システムで使用されるダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）チップへデータへ移動し、また該チップからデータを移動するためのネットワーク・プロセッサの能力をいくつかの点で高める。 - 特許庁

In the module semiconductor device 10, a driver chip 12 and a plurality of memory chips 13-1 to 13-6 driven by the driver chip 12 are mounted on a common wiring board 11.例文帳に追加

モジュール半導体装置１０は、ドライバチップ１２、及び、ドライバチップ１２に駆動される複数のメモリチップ１３−１〜６を共通の配線基板１１上に搭載する。 - 特許庁

Process parameters are measured by calf or on-chip built-in test on a set of selected chips on a wafer, and the result is memorized in a memory element in each chip.例文帳に追加

ウェハ上の選択された１組のチップ上でカーフまたはオンチップ組込試験によりプロセス・パラメータが測定され、その結果が各チップ内の記憶素子に記憶される。 - 特許庁

The DDR (double data rate) memory system is provided with a function for controlling ODT (on die termination) for each chip select, and is further provided with a memory controller, a first data bus and a second data bus connected to the memory controller, a first chip select connected to the first data bus, and a second chip select connected to the first data bus and the second data bus.例文帳に追加

チップセレクトごとにＯＤＴ（On Die Termination）を制御する機能を備えたＤＤＲ（Double Data Rate）メモリシステムであって、メモリコントローラと、メモリコントローラに接続された、第１のデータバス及び第２のデータバスと、第１のデータバスに接続された第１のチップセレクトと、第１データバス及び前記第２のデータバスに接続された第２のチップセレクトと、を備えている。 - 特許庁

The IC chip has an ID memory 14 inside, and encryption IDs 13' and 15' obtained by encrypting both a content ID 15 uniquely specifying content 11 and the chip ID with a secret key 17 are stored in the ID memory.例文帳に追加

このＩＣチップ内にはＩＤメモリ１４を有し、このＩＤメモリに、コンテンツ１１を一意に特定するコンテンツＩＤ１５と前記チップＩＤとを秘密鍵１７にて共に暗号化した暗号化ＩＤ１３′，１５′を格納しておく。 - 特許庁

To constitute appropriately a chip connection part independently of volume of capacity of a provided memory cell array in a semiconductor memory device which is constituted of semiconductor chips and is stuck on a surface of the other semiconductor chip, and used by joining.例文帳に追加

半導体チップにより構成されて、他の半導体チップの表面に張り合わせ、接合して使用される半導体記憶装置において、備えられるメモリセルアレイの容量の大小に拘わらず、チップ接続部の構成を適切にする。 - 特許庁

Further, a microcomputer chip 3 and a tertiary pad 2e formed on a re-wire 2f are connected by wire 4 on the uppermost-stage secondary memory chip 2, thereby enabling wire-connection of multiple laminated memory chips to be realized with no intervention of spacers.例文帳に追加

さらに最上段の第２メモリチップ２上でマイコンチップ３と再配線２ｆ上に形成した第３パッド２ｅとをワイヤ４で接続することにより、積層された複数のメモリチップのワイヤ接続をスペーサを介在させずに実現できる。 - 特許庁

To provide a semiconductor memory module provided with a function in which a bare chip detected as defective can be replaced with a spare bare chip, in a semiconductor memory module in which a plurality of bare chips are covered integrally with mold resin.例文帳に追加

複数のベアチップがモールド樹脂により一体的に覆われる半導体メモリモジュールにおいて、不良であることが検出されたベアチップと予備のベアチップとを置換する機能が備えられている半導体メモリモジュールを提供する。 - 特許庁

When the computer mother board is in a "Suspend to memory" state such as an S3 state of ACPI (Advanced Configuration and Power Interface), the power-saving electronic device enables compulsory interruption of power supply to the south bridge chip and the SIO (Super Input Output) chip of the computer motherboard, so as to save power.例文帳に追加

コンピューターマザーボードがACPI(Advanced Configuration and Power Interface)のS3状態などのメモリサスペンド(Suspend to memory)状態にある時、節電電子装置は、コンピューターマザーボードのサウスブリッジチップとSIO(Super Input Output)チップの電源を強制的に切断させ、こうして電力を節減する。 - 特許庁

It is judged whether the interruption service routine is critical or not, and when it is critical, the override address can be set in the physical location within the on-chip memory 110 of a processor instead of an off-chip memory (RAM) 56.例文帳に追加

この方法は、割り込みサービス・ルーチンがクリティカルか否か判別し、クリティカルな場合は、オフチップ・メモリ（ＲＡＭ）５６内の代わりに、処理装置のオンチップ・メモリ１１０内の物理ロケーションにオーバーライド・アドレスをセットすることができる。 - 特許庁

To provide a non-volatile memory array in which the chip area is reduced by giving a contrivance to a mask ROM in which a loader program or the like are stored in a memory array.例文帳に追加

メモリアレイにおいて、ローダプログラム等を格納したマスクＲＯＭに工夫を与えることにより、チップ面積の削減を図った不揮発性メモリアレイを提供する。 - 特許庁

To reduce chip area when verify-read-out and normal data read-out are performed, incorporating a nonvolatile memory writing complementary data in two memory cells.例文帳に追加

２つのメモリセルに相補的なデータを書き込む不揮発性メモリを内蔵してベリファイ読み出しと通常データ読み出しとを行うに際してチップ面積を削減すること。 - 特許庁

To provide a semiconductor memory which has nonvolatile memory cells and can reliably and correctly read the stored information without increasing the chip size.例文帳に追加

不揮発性のメモリセルを備え、チップ面積を増大することなく、記憶された情報を安定して正確に読み出すことができる半導体記憶装置を提供すること。 - 特許庁

To provide a memory in which a chip size reducing effect not only by sharing a reading/writing circuit but also by reducing a memory size is obtained.例文帳に追加

読出／書込回路の共有化によるチップサイズの低減効果のみならず、メモリセルサイズの小型化によるチップサイズの低減効果をも得ることが可能なメモリを提供する。 - 特許庁

To provide a semiconductor memory device which incorporates a defective memory cell relieving circuit in which area overhead is small and speed overhead is nonexistent and which has high chip yield and reliability.例文帳に追加

面積オーバヘッドが小さく、かつ速度オーバヘッドのない不良メモリセル救済回路を搭載した、チップ歩留り及び信頼性の高い半導体記憶装置の提供。 - 特許庁

To provide a microcontroller including a nonvolatile memory enabling to use the entire range of the nonvolatile memory as a range for a user program or data, without increasing the area of a chip.例文帳に追加

不揮発性メモリ内蔵マイクロコントローラとして、チップ面積を増大させることなく、不揮発性メモリの全領域をユーザープログラムやデータの領域として活用可能にする。 - 特許庁

To provide a memory device in which a chip selecting signal is not enabled and which can perform operation which does not affect the outside, its control method, and a memory sub-system.例文帳に追加

チップ選択信号がイネーブルされていないメモリ装置が外部に影響しない動作を行うことができるメモリ装置、その制御方法及びメモリサブシステムを提供すること。 - 特許庁

When the writing data size instructed from the host processor 21 is that except for one sector size, writing data is stored in a flash memory chip 14 where the memory block size is four sectors.例文帳に追加

ホスト処理装置２１から指示される書き込みのデータサイズが、１セクタサイズ以外の場合、書き込みデータを、メモリブロックサイズが４セクタであるフラッシュメモリチップ１４に格納する。 - 特許庁

The memory system comprising the plurality of chips is configured as a memory system module in which the chips are stacked and wired by a ball grid array (BGA) and chip bonding.例文帳に追加

これら複数のチップからなるメモリシステムを、各チップが相互に積層して配置され、ボールグリッドアレイ(BGA)やチップ間のボンディングによって配線されたメモリシステム・モジュールとして構成する。 - 特許庁

The logic circuit (115) is external to the memory chip (52) and is configured to receive a signal indicative of whether a received memory address is associated with a detected parity error.例文帳に追加

論理回路(115)は、メモリチップ(52)の外部に配設され、受信したメモリアドレスが検出されたパリティエラーに関連するか否かを示す信号を受信するよう構成される。 - 特許庁

To provide a ferroelectric memory device in which the degree of integration of memory cells can be increased remarkably and the chip area of which can be reduced and a method of manufacturing the device.例文帳に追加

メモリセルの集積度を格段に向上させ、しかもチップ面積を小さくすることができる強誘電体メモリ装置およびその製造方法を提供する。 - 特許庁

To provide a developer cartridge which can reduce contaminants and defects on the memory chip (memory means) and simplify its configuration.例文帳に追加

本発明は、メモリチップ（記憶手段）の汚染や損傷を抑制し、かつ、装置の構成をより簡略化することが可能な現像剤カートリッジを提供することを課題とする。 - 特許庁

When a writing data size instructed from a host processor 21 is equal to one sector size, writing data is stored in a flash memory chip 13 where a memory block size is one sector.例文帳に追加

ホスト処理装置２１から指示される書き込みのデータサイズが、１セクタサイズに等しい場合、書き込みデータを、メモリブロックサイズが１セクタであるフラッシュメモリチップ１３に格納する。 - 特許庁

All of a DRAM 11, a cache memory 12, a pixel processing unit 13, a comparison unit 14 and a serial access memory 15 are formed on one semiconductor board to form one chip.例文帳に追加

ＤＲＡＭ１１、キャッシュメモリ１２、画素処理ユニット１３、比較ユニット１４およびシリアルアクセスメモリ１５をすべて１枚の半導体基板上に形成してワンチップ化する。 - 特許庁

The IC chip 5 includes an unrewritable memory region 6 exclusive for read-out and a rewritable memory region 7.例文帳に追加

ＩＣチップ５には書き換え不能な読み出し専用の記憶領域６と、書き換え可能な記憶領域７とが含まれ、記憶領域６にはＩＤコードが記憶されている。 - 特許庁

Therefore, single chip design characteristic of both of a dynamic random access memory DRAM and an electrically programmable read only memory EPROM can be obtained.例文帳に追加

これにより、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、及び電気的にプログラマブルな読出し専用メモリ（ＥＰＲＯＭ）の両方を特徴とする単一チップ設計がもたらされる。 - 特許庁

When inputting the rewriting command to one semiconductor memory chip, data of whole sectors of constituting a block including a sector of a rewriting object, is transferred to the buffer memory 16.例文帳に追加

一方の半導体メモリチップに書き換え命令が入力されると、書き換え対象のセクタを含むブロックを構成する全てのセクタのデータをバッファメモリ１６に転送する。 - 特許庁

To provide a laminated memory capable of avoiding an increase of a chip size by laminating private fuse chips and memory core chips to carry out an interconnection with small number of bonding signals between the chips.例文帳に追加

専用のヒューズチップとメモリコアチップを積層して少ないチップ間接合信号数で相互接続し、チップサイズの増大を回避し得る積層メモリを提供する。 - 特許庁

A chip module including a control chip 12 which adjusts functions of the printed circuit board and a memory chip 14 which stores data is formed inside the box-shaped printed circuit board, a contact pad 16 electrically connected to the chip module is formed on one side of the outside of the box-shaped printed circuit board.例文帳に追加

前記箱状の印刷回路基板の内部にはその機能を調整するコントロールチップ１２とデータを保存するメモリチップ１４とを含むチップモジュールが形成され、前記箱状の印刷回路基板の外部の一側には、前記チップモジュールと電気的に接続される接触パッド１６が形成される。 - 特許庁

To provide a semiconductor memory which can prevent elongation of the memory cell writing time even when the memory cells are connected to the bit lines in a virtual grounding system and effectively reduce the chip size.例文帳に追加

メモリセルが仮想接地方式でビット線に接続されていても、メモリセルの書き込み時間の増大を防止でき、しかも、チップ面積の削減を有効に行うことができる半導体記憶装置を提供すること。 - 特許庁

To provide a memory access switching device, a memory access switching method and an IC chip capable of sharing a substrate without using a socket between different designations, and realizing this without using a rewritable memory.例文帳に追加

異なる仕向け先の間でソケットを用いることなく基板を共用することができ、それを書換え可能なメモリを用いることなく実現できるメモリアクセス切換装置、メモリアクセス切換方法及びＩＣチップを提供する。 - 特許庁

To provide a semiconductor device in which a non-volatile memory in combined with a volatile memory without configurating a portion of a control circuit exclusive for a non-volatile memory into another chip and packaging density is high, and to provide a system device therefor.例文帳に追加

不揮発性メモリ専用の制御回路の一部を別チップとすることなく不揮発性メモリと揮発性メモリとを組み合わせた、実装密度の高い半導体記憶装置及びそのシステム装置を提供する。 - 特許庁

In addition to a regular memory array consisting of such memory array ARY, a redundant memory array similarly furnished with the SAA and the adjacent ECC is provided in a chip to relieve a defect developed at the manufacture.例文帳に追加

チップ内には、このようなメモリアレイＡＲＹからなる正規メモリアレイに加えて、これと同様にＳＡＡおよびそれに隣接するＥＣＣを備えた冗長メモリアレイを設け、製造時に発生する欠陥を救済する。 - 特許庁

According to the structure, a memory card having a small chip substrate structure can be designed to reduce the manufacturing cost.例文帳に追加

上述の構造によると、小さいチップ基板構造を有するメモリカードが設計され、製造コストを減少させる。 - 特許庁

To make a semiconductor memory and a semiconductor device having a constitution where volatile and nonvolatile memories are formed on one chip by a simple process.例文帳に追加

１つのチップ上に揮発性および不揮発性の各メモリを簡易なプロセスにより形成可能な構成とする。 - 特許庁

To provide a nonvolatile ferroelectric memory device and a driving method capable of minimizing a chip cycle time.例文帳に追加

チップサイクルタイムを最小化することができる不揮発性強誘電体メモリ装置並びにその駆動方法を提供する。 - 特許庁

To provide a method for integrating a nonvolatile memory and a high performance logic circuit network in the same semiconductor chip.例文帳に追加

不揮発性メモリ及び高性能論理回路網を同じ半導体チップにおいて集積する方法を提供する。 - 特許庁

An employee ID card 10 is provided with an IC chip 13 having a memory 130, and a rewritable display area 150.例文帳に追加

社員証１０には、メモリ１３０を備えたＩＣチップ１３と、リライタブル表示領域１５０とが設けられている。 - 特許庁

To provide a data processor capable of realizing high-speed reading of an on-chip nonvolatile memory, and the improvement of the defect saving efficiency.例文帳に追加

オンチップ不揮発性メモリの高速読み出しと、欠陥救済効率の向上を実現するデータプロセッサを提供する。 - 特許庁

To provide an integrated circuit device allowing high-speed writing operation into a flash memory and reduction of a chip area.例文帳に追加

フラッシュメモリーへの高速書き込み動作及びチップ面積の縮小化を可能とする集積回路装置を提供する。 - 特許庁

To provide a semiconductor memory which can perform stable, high- speed reading operation while not incurring an increase in a chip size.例文帳に追加

チップサイズの増大を招くことなく、安定した高速読み出しを可能にする半導体記憶装置を提供する。 - 特許庁

The cipher key needed to access a region formed in a memory of the non-contact IC chip is managed by a SAM 2.例文帳に追加

非接触ICチップのメモリに形成された領域にアクセスするために必要な暗号鍵がSAM２により管理される。 - 特許庁

To provide a technology capable of arranging cells of a nonvolatile memory of a small capacity in an arrayed pattern in a semiconductor chip formed with a principal circuit.例文帳に追加

主要回路が形成された半導体チップに小容量の不揮発性メモリのセルをアレイ状に配置する。 - 特許庁