「operand memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A plurality of registers are designated with one operand from the group of registers so as to be saved to the memory, or be restored from the memory.例文帳に追加

一群のレジスタから複数のレジスタを１オペランドで指定してメモリへの待避、メモリからの復帰が可能とされる。 - 特許庁

To solve a problem in which TAT(turnaround time) from execution of address calculation to acquisition of necessary operand data by accessing on an operand cache memory is too long.例文帳に追加

アドレス計算の実行からオペランドキャッシュメモリにアクセスして必要とするオペランドデ−タを得るまでのＴＡＴが長いという問題を解決する。 - 特許庁

This algorithm uses nonvolatile memory in FPGA, such as decoding key stored in an EEPROM, as an operand.例文帳に追加

このアルゴリズムは、ＦＰＧＡ中の不揮発性メモリ、例えばＥＥＰＲＯＭに記憶された復号鍵をオペランドとして使用する。 - 特許庁

In the case that the dividend and the divisor respectively corresponding to the Y operand and the Z operand are not stored in the cache memory 3, the cache control circuit 2 stores an arithmetic result by the division arithmetic circuit 1 as the quotient in the cache memory 3 corresponding to the dividend and the divisor.例文帳に追加

キャッシュ制御回路２は、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されていない場合には、除算演算回路１による演算結果を商として、当該被除数、除数と対応付けてキャッシュメモリ３に記憶させる。 - 特許庁

To disable a program stored in an NV memory and desired to be protected from being read by operand access, while enabling the program to be accessed at high speed by instruction fetches.例文帳に追加

ＮＶメモリに格納された保護したいプログラムを、オペランドアクセスに対しては読み出し不可としつつ、命令フェッチに対しては高速にアクセス可能とする。 - 特許庁

When an instruction requires an operand to be fetched from memory, the EU requests the fetch from the interface unit 例文帳に追加

命令が,メモリからオペランド(演算数)を取り出すことが必要になると,EU(実行単位)は,インタフェース装置からの(その命令の)「取出し」をリクエスト(要求)する - コンピューター用語辞典

The compressed circuit comment data are used as the operand of a data instruction, and the machine words constituted of the data instruction including the circuit comment instruction and the circuit comment data are stored in the program memory 25.例文帳に追加

圧縮した回路コメントデータはデータ命令のオペランドとし、回路コメント命令と回路コメントデータを含むデータ命令からなるマシン語をプログラムメモリ２５に格納する。 - 特許庁

When the instruction 10 is executed, an address of access destination in a memory is specified by acquiring the resolved field table index from the entry number of the operand.例文帳に追加

インストラクション１０の実行時は、前記オペランドのエントリ番号から解決されたフィールドテーブルインデックスを取得することにより、メモリ内のアクセス先のアドレスが特定される。 - 特許庁

To return a physical memory address about a linear address given as an operand without typically giving additional information in the conventional address translation instruction.例文帳に追加

従来のアドレス変換命令は、典型的には、いかなる追加的情報も与えることなく、オペランドとして与えられた線形アドレスについて、物理的なメモリ・アドレスを返す。 - 特許庁

When a memory reference event occurs in response to an operand reference instruction, the CPU core also accesses the second storage part via the exclusive bus, and acquires a memory reference destination address corresponding to the event of memory reference, and a reference destination data sequence or the like.例文帳に追加

さらにＣＰＵコアは、オペランド参照命令によるメモリ参照イベントが発生した場合、上記専有バスを介して上記第２記憶部にアクセスし、メモリ参照のイベントに対応したメモリ参照先アドレスと当該参照先データ列等を取得する。 - 特許庁

The operation system for operation by inputting a command and an operand from a CPU, is composed of a memory group 13, an address control sequencer 12 and an arithmetic unit 14 and executes polynominal operation and parallel operation by designating the input/output addresses of memories of plural sets from the command and the operand.例文帳に追加

ＣＰＵからコマンドとオペランドを入力して演算を行う演算装置であって、メモリ群１３とアドレスコントロールシーケンサ１２と演算装置１４から構成され、コマンドとオペランドから複数組のメモリの入出力アドレスを指定して多項演算および並列演算を実行する。 - 特許庁

A certification part 323 of a peripheral board 320 selects a prescribed dyadic operation and carries out a dyadic operation for each of the authentication values received to certify the main control board 310 based on the result of the operation and a corresponding operand stored at an operand memory part 322.例文帳に追加

周辺基板３２０の認証部３２３は、所定の２項演算を選択し、受信した認証値に対して２項演算をおこない、当該演算結果と、演算値記憶部３２２に記憶された対応する演算値とに基づいて主制御基板３１０を認証する。 - 特許庁

In the case that the instruction inputted from the outside indicates the floating point division instruction, a cache control circuit 2 discriminates whether or not the dividend and the divisor respectively corresponding to the Y operand and the Z operand are stored in a cache memory 3, and in the case that they are stored, reads and outputs a quotient stored in the cache memory 3 corresponding to them.例文帳に追加

キャッシュ制御回路２は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されているかどうかを判別し、記憶されている場合には、これらと対応付けてキャッシュメモリ３に記憶されている商を読み出して出力する。 - 特許庁

An instruction of a microprocessor is constituted of fields such as a kind of operation (operation code), a number of the register to be an operating object and information such an address of the memory (operand) in the virtual machine.例文帳に追加

仮想マシンでマイクロプロッセッサの命令は、演算の種類（オペコード），演算の対象となるレジスタの番号，及びメモリのアドレス等の情報（オペランド）等のフィールドで構成されている。 - 特許庁

A memory transfer routine detection circuit 12 inspects the instruction code and operand code of an instruction sequence stored in an instruction buffer 11, then, detects the combination of instructions expressing data transfer processing in a data cache 29.例文帳に追加

メモリ転送ルーチン検出回路１２は、命令バッファ１１に格納された命令列の命令コード及びオペランドコードを検査することにより、データキャッシュ２９内でのデータ転送処理を表す命令の組合せを検出する。 - 特許庁

The solid-state image pickup device is provided with a LOG sensor 11 generating an output signal which changes logarithmically in accordance with an incident ray volume, an operand amplifier 13 adjusting a dynamic range of the output signal from the sensor 11, an AD converter 14 which AD-converts an output signal from the operand amplifier 13, an image processor 15, a memory 16 and a calibration signal generator 17.例文帳に追加

入射光量に応じて対数的に変化する出力信号を発生するＬＯＧセンサ１１と、センサ１１の出力信号のダイナミックレンジを調整するオペアンプ１３と、オペアンプ１３からの出力信号をＡＤ変換するためのＡＤコンバータ１４と、画像処理器１５と、メモリ１６と、キャリブレーション信号発生器１７とを備えた固体撮像装置。 - 特許庁

To provide a method for eliminating the stall of a pipe line by controlling a thread in a step earlier than a conventional manner by operating operand cache mistake/hit prediction prior to the decision of the read destination memory address of the read instruction of a pipe line in a multi-thread processor.例文帳に追加

マルチスレッドプロセッサにおけるパイプラインのリード命令の読み込み先メモリアドレスの決定前にオペランドキャッシュミス／ヒット予想を行う事で従来よりも早い段階でスレッドの制御を行い、パイプラインのストールを解消する為の方法を提供する。 - 特許庁

The variable table becomes a table with which variable data of the variable name, an internal memory address, and an I/O command is associated, when a keyword (character string) is specified using the operand input part, the variable table is accessed, the variable data including the specified character string is extracted, and only an applicable variable is displayed.例文帳に追加

変数テーブルは変数名、内部メモリアドレス、Ｉ／Ｏコメントの変数データを関連づけたテーブルとなり、オペランド入力部を用いてキーワード（文字列）が指定されると、変数テーブルをアクセスし、指定された文字列を含む変数データを抽出し、該当する変数だけを表示する。 - 特許庁

The instruction analyzing means 1 executes instruction analysis for decomposing the read instruction code into an operation code indicating the kind of the instruction and an operand indicating the register to be operated or memory address of the instruction, and checks whether or not data having the same address as the instruction address are stored in a pseudo data cache storing means 4.例文帳に追加

命令解析手段１は、読み込んだ命令コードを、命令の種類を示すオペコード, 命令の操作対象レジスタやメモリアドレスを示すオペランドに分解する命令解析を実行し、擬似データキャッシュ格納手段４に命令アドレスと同じアドレスを持つデータが格納されていないかチェックする。 - 特許庁

This invention is composed of the processor characterized by having a plurality of execution units capable of executing a plurality of threads including a first thread having a first command having a related address operand indicating a monitor address, suspending logic for suspending execution of the first thread, and a monitor for resuming the first thread in response to a memory access to the monitor address.例文帳に追加

本発明は、モニタアドレスを示す関連するアドレスオペランドを有する第１命令を有する第１スレッドを含む複数のスレッドの実行を可能にする複数の実行ユニットと、前記第１スレッドの実行をサスペンドするサスペンド論理と、前記モニタアドレスへのメモリアクセスに応答して前記第１スレッドを再開させるモニタとを有することを特徴とするプロセッサからなる。 - 特許庁