「pulse testing」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An optical fiber measurement system 1 comprises: an optical fiber sensor line 2; a position display module 3 provided at at least one position on the optical fiber sensor line 2; and a light pulse testing device 10 for making test light incident on the optical sensor line 2.例文帳に追加

光ファイバセンサ線路２と、光ファイバセンサ線路２の少なくとも１箇所に設けられた位置表示モジュール３と、光ファイバセンサ線路２に試験光を入射する光パルス試験器１０と、を備えた光ファイバ計測システム１。 - 特許庁

To provide an analysis method of optical path characteristics, a test system of an optical path, and a monitoring system of an optical path test, capable of highly precisely evaluating losses at optical path connections even by optical pulse testing from one-end sides.例文帳に追加

片側端からの光パルス試験でも光線路の接続点の損失を高精度で評価することができる光線路特性の解析方法及び光線路試験システム及び光線路試験監視システムを提供する。 - 特許庁

A vibration signal obtained from a vibration sensor of a dynamic unbalance testing machine is subjected to A/D conversion and taken in as a digital value, while an X-direction standard function and a Y-direction standard function are generated based on a rotary standard pulse.例文帳に追加

動不釣合試験機の振動センサから得られた振動信号はＡ／Ｄ変換されてディジタル値として取り込まれ、一方、回転基準パルスを基にＸ方向基準関数とＹ方向基準関数が生成される。 - 特許庁

In this material testing machine 100, a changing speed of a stress or strain in a specimen is detected by a load cell 105 or an extensometer 106, and a pulse number P is determined based on a value of a deviation ΔV between a set target changing speed and a detected actual changing speed to control a rotating speed of a motor 1.例文帳に追加

材料試験機１００は、供試体の応力または歪みの変化速度をロードセル１０５や伸び計１０６により検出し、設定された目標変化速度と検出した実変化速度との偏差ΔＶの値によりパルス数Ｐを決定して、モータ１の回転速度を制御する。 - 特許庁

To provide a city water meter testing device, capable of knowing the level of a start-up flow rate in a tested city water meter, and capable of precisely attaching a pilot detecting part for generating a pulse signal, in response to the rotation of a pilot, to an indication part of the tested city water meter.例文帳に追加

被試験水道メータにおける始動流量の大きさを知ることができるとともに、パイロットの回転に応じたパルス信号を発生するパイロット検出部を、被試験水道メータの指示部に精度よく取りつけることのできる水道メータ試験装置を実現する。 - 特許庁

The testing device of the semiconductor integrated circuit includes a first waveform generator 1a for supplying a first test clock generated by masking an optionlal clock pulse of a clock having a first frequency to a first clock domain and a second waveform generator 1b for supplying a second test clock generated by masking an optional clock pulse of a clock having a second frequency to a second clock domain.例文帳に追加

本発明にかかる半導体集積回路の試験装置は、第１の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第１のテストクロックを第１のクロックドメインに供給する第１の波形生成器１ａと、第２の周波数を有するクロックの任意のクロックパルスをマスクすることで生成された第２のテストクロックを第２のクロックドメインに供給する第２の波形生成器１ｂと、を備える。 - 特許庁

In the method of testing the semiconductor device to determine an interface state density of a MIS transistor formed on a semiconductor substrate 1 by using the charge pumping method, first, a value of a first current made to flow to the semiconductor substrate by applying a first measurement signal composed of continuous pulse waves to a gate of the MIS transistor is measured.例文帳に追加

チャージポンピング法を用いて、半導体基板上に形成されたＭＩＳ型トランジスタの界面準位密度を求める半導体装置の評価方法において、まず、パルス波が連続してなる第１の測定信号をＭＩＳ型トランジスタのゲートに印加して前記半導体基板に流れる第１の電流値を測定する。 - 特許庁

When testing the A-D conversion circuit 3, an input pulse Pin is inputted to a delay unit DU(1) on a first stage and operated in a test mode during which a sampling term TS is shorter than a real mode (actual use), so that the ring delay circuit 30 is tested and separately, the test clock CKT is inputted and operated to test the counter 36.例文帳に追加

このＡ／Ｄ変換回路３の試験を行う時には、初段の遅延ユニットＤＵ（１）に入力パルスＰｉｎを入力し、サンプリング周期ＴＳが実モード（実使用）時より短いテストモードで動作させることで、リング遅延回路３０の試験を行い、これとは別に、テストクロックＣＫＴを入力して動作させることで、カウンタ３６の試験を行う。 - 特許庁

In the testing method of the semiconductor integrated circuit for detecting a short between pins of the semiconductor integrated circuit having a plurality of pins, the IC tester or the semiconductor integrated circuit generates a pulse or step signal in a desired pin of the semiconductor integrated circuit, and the IC tester determines a short between pins based on the waveform from the pin of the semiconductor integrated circuit adjacent to the desired pin.例文帳に追加

本発明は、複数のピンを有する半導体集積回路のピン間ショートを検出する半導体集積回路の試験方法において、ＩＣテスタまたは半導体集積回路が、半導体集積回路の所望ピンにパルスまたはステップ信号を発生し、ＩＣテスタが、所望ピンに隣接する半導体集積回路のピンからの波形によりピン間ショートの判定を行うことを特徴とするものである。 - 特許庁