「serial- parallel conversion」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A serial/parallel conversion circuit 30 converts a base band signal AN into 4-bit parallel data in response to the clock signals CLK1 and CLK2.例文帳に追加

シリアル／パラレル変換回路３０は、クロック信号ＣＬＫ１，ＣＬＫ２に応答してベースバンド信号ＡＮを４ビットのパラレルデータに変換する。 - 特許庁

A parallel serial conversion section being a component of an output data conversion section 8 of the reception section 4 converts a base band reception data signal 20 from an analog/digital converter 112 into a serial signal and a differential output signal conversion section of the output data conversion section 8 converts an output signal of a parallel serial conversion section into a differential signal and outputs the differential signal to a transmission line 12.例文帳に追加

受信部４の出力データ変換部８を構成するパラレル・シリアル変換部は、Ａ／Ｄ変換部１１２からのベースバンド受信データ信号２０をシリアル信号に変換し、出力データ変換部８の差動出力信号変換部は、パラレル・シリアル変換部の出力信号を差動信号に変換して伝送路１２に出力する。 - 特許庁

To ensure timing margin of serial parallel conversion at an output stage, even when the timing adjustment for a parallel clock and a serial clock is difficult in the configuration, where parallel input data are parallel-serial converted and an LSI is used to process the converted signal.例文帳に追加

パラレル入力データをパラレルシリアル変換してからＬＳＩで信号処理を行い、その結果をシリアルパラレル変換して出力する構成で、パラレル用クロックとシリアル用クロックのタイミング調整が難しい場合でも、出力段におけるシリアルパラレル変換のタイミングマージンを確保できるようにする。 - 特許庁

The frame synchronizing detecting circuit 10 consists of a serial parallel conversion section 1 that converts serial data into parallel data, a register 2, a pattern detection section 3, a frame detecting processing section 4 and an information storage section 5.例文帳に追加

シリアルデータをパラレル変換する直並列変換部１、レジスタ２、パターン検出部３、フレーム検出処理部４及び情報記憶部５によりフレーム同期検出回路１０を構成する。 - 特許庁

A serial-parallel conversion device SP_i converts the data signal D_IN in the serial format into an intermediate data signal D_INTi in a parallel format using the corresponding clock signal CLK_i.例文帳に追加

シリアルパラレル変換器ＳＰ_ｉは、シリアル形式のデータ信号Ｄ_ＩＮを対応するクロック信号ＣＬＫ_ｉを用いてパラレル形式の中間データ信号Ｄ_ＩＮＴｉに変換する。 - 特許庁

Respective frame-side IC boards on which serial-parallel conversion ICs are mounted are disposed on the game frame side, and the serial data are converted into parallel data to be supplied to respective lamps on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣを搭載した各枠側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプに供給する。 - 特許庁

A board-side IC board on which serial-parallel conversion ICs 616-619 are mounted is disposed on the game board side, and the serial data are converted into parallel data to be supplied to respective lamps on the game board.例文帳に追加

遊技盤側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技盤上の各ランプに供給する。 - 特許庁

A board-side IC substrate which has serial-parallel conversion ICs 616-619 placed on it is provided on the side of the game board and converts the serial data to parallel data to be supplied to lamps on the game board.例文帳に追加

遊技盤側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技盤上の各ランプに供給する。 - 特許庁

The detected signal from the detection circuit 43, which is treated as a bit signal of parallel signals, is converted into a serial signal by a parallel-serial conversion circuit 50 and is supplied to the microcomputer 70.例文帳に追加

検出回路４３からの検出信号をパラレル信号の１つのビット信号として、パラレル−シリアル変換回路５０でシリアル信号に変換し、マイコン７０に供給する。 - 特許庁

A serial/parallel conversion section 31 converts the serial transmission reception data R0, which is switched selectively by the switch instruction signals K1 and K2 and transmitted from the master device 10, into parallel data.例文帳に追加

シリパラ変換部３１は、切替指示信号Ｋ１，Ｋ２によって選択的に切り替えられ主局装置１０から送信されてくるシリアル送受信データＲ０をパラレルデータに変換する。 - 特許庁

To provide an automatic skew adjustment device that can automatically adjust a skew between serial transmission lines, when using a plurality of the serial transmission lines for high speed parallel-serial conversion transmission.例文帳に追加

高速パラレル-シリアル変換伝送において複数のシリアル伝送路を用いる場合に、シリアル伝送路間のスキューを自動的に調整することができる自動スキュー調整装置を提供する。 - 特許庁

The optical repeater is provided with: a first conversion circuit 32a performing conversion between the MII (media independent interface) parallel signal of a MAC (media access control) circuit 30 and a serial signal; and a second conversion circuit 33a for performing conversion between the serial signal converted by the first conversion circuit 32a and the optical signal.例文帳に追加

ＭＡＣ(Media Access Control)回路３０のＭＩＩ(Media Independent Interface)パラレル信号と、シリアル信号との変換をする第１変換回路３２ａと、前記第１変換回路３２ａにより変換されたシリアル信号と光信号との変換をする第２変換回路３３ａとを備える。 - 特許庁

A serial/parallel conversion part 4 writes data in a FIFO 6 and outputs this data to a frame detector 5.例文帳に追加

シリアル／パラレル変換部４は、データをＦＩＦＯ６へ書き込むと共に、このデータをフレーム検出器５へ出力する。 - 特許庁

Thus, the setup margin of the data of each system in the n to 1 parallel serial conversion circuit 119 is made constant.例文帳に追加

このため、各系統のデータのｎ対１並直列変換回路１１９におけるセットアップマージンは一定となる。 - 特許庁

A transmission device 100 includes a signal generation unit 140, a coding unit 142, a parallel/serial conversion unit 144, and a multiplexing unit 146.例文帳に追加

送信装置100は、信号生成部140と、符号化部142と、パラレル/シリアル変換部144と、多重部146とを具えている。 - 特許庁

The S/P unit 102 performs serial/parallel conversion on a data stream output from the encoder 101.例文帳に追加

Ｓ／Ｐ部１０２は、符号化部１０１から出力されたデータ列に対して直列／並列変換処理を行う。 - 特許庁

For output from the memory 3, 512 pieces of the data are serially converted in a parallel/serial conversion circuit 4 and outputted.例文帳に追加

メモリ３からの出力は５１２個のデータをパラレル／シリアル変換回路４でシリアル変換して出力する。 - 特許庁

Then, the repeater performs light wavelength multiplex of the plurality of signals subjected to the parallel-serial conversion and transmits the signals to a signal processor.例文帳に追加

そして、パラレルシリアル変換後の複数の信号を光波長多重して信号処理装置へ送信する。 - 特許庁

To provide a small-scale semiconductor storage device which performs parallel/serial conversion of pre-fetched data at high speed.例文帳に追加

小規模であり、かつプリフェッチされたデータを高速にパラレル／シリアル変換する半導体記憶装置を提供する。 - 特許庁

Read data is converted to a signal form, which the PDP 5 requests, by a serial/parallel conversion means 4.例文帳に追加

読み出されたデータは、シリアルパラレル変換手段４によって、ＰＤＰ５が要求する信号形態に変換する。 - 特許庁

The logic chip 3 includes serial-parallel conversion circuits 15a and 15b restoring the original parallel data from data rearranged in the time direction and a selective circuit 16 selecting the original parallel data composing the divided data and the original parallel data restored by the serial-parallel conversion circuits 15a and 15b to output to a terminal 18.例文帳に追加

ロジックチップ３は、時間方向に並び替えられたデータから元の並列データを復元する直並列変換回路１５ａ、１５ｂと、分割データを合成した元の並列データと、直並列変換回路１５ａ、１５ｂで復元した元の並列データとを選択し端子１８に出力する選択回路１６と、を備える。 - 特許庁

The S/P converter 102 controls a variable S/P converter 103, to vary the width of the output parallel signal of serial-parallel conversion.例文帳に追加

Ｓ／Ｐ変換器１０２では、可変Ｓ／Ｐ変換器１０３を制御して、シリアル−パラレル変換での出力パラレル信号の幅を変化させる。 - 特許庁

To provide a parallel/serial conversion circuit and electronic apparatus with which power consumption is reduced when parallel data to be transferred are not input.例文帳に追加

転送するパラレルデータが入力されない場合に、消費電力を低減するパラレル／シリアル変換回路及び電子機器を提供すること。 - 特許庁

Then a differential input signal conversion section being a component of an input data conversion section 10 of a base band processing section 6 receives the differential signal through the transmission line 12, outputs a single serial signal, a serial parallel conversion section of the input data conversion section 10 converts the serial signal into a parallel signal and gives the converted signal to an inverse spread processing section 114.例文帳に追加

そして、ベースバンド処理部６の入力データ変換部１０を構成する差動入力信号変換部は、この差動信号を伝送路１２を通じ受信して単一のシリアル信号を出力し、入力データ変換部１０のシリアル・パラレル変換部は、同シリアル信号をパラレル信号に変換して逆拡散処理部１１４に供給する。 - 特許庁

A serial/parallel conversion circuit 102 gives a characteristic amount of delay to each branched digital signal for converting to a parallel signal, and a Fourier transform circuit 103 performs conversion to a signal in a frequency domain.例文帳に追加

シリアル・パラレル変換回路１０２は、分岐された各デジタル信号に固有の遅延量を与え、パラレル信号に変換し、フーリエ変換回路１０３は、周波数領域の信号に変換する。 - 特許庁

Since the hybrid circuit 1000 conducts processing with parallel signals from an output of a differential code, signal conversion and inverse discrete Fourier transform, a time delay attended with serial parallel conversion is not caused.例文帳に追加

ハイブリッド回路１０００は、差動符号の出力から信号変換、離散フーリエ逆変換まで並列信号のまま処理するので、直並列変換に伴う時間遅延が生じない。 - 特許庁

To provide a thermoelectric conversion element circuit which allows switching among serial connection and parallel connection of a plurality of thermoelectric conversion elements, and allows independent capability adjustment for the thermoelectric conversion elements in parallel connection.例文帳に追加

複数の熱電変換素子の直列接続あるいは並列接続への切替えを可能とすると共に、並列接続時の各熱電変換素子を独立に能力調整可能とする熱電変換素子回路を提供する。 - 特許庁

A data latch part 3 latches the data signals, which is converted into the parallel signals by the serial/ parallel conversion part 1, at the timing of latch signals decoded by the address decoding part 2.例文帳に追加

データラッチ部３はシリアル／パラレル変換部１でパラレル信号に変換されたデータ信号をアドレスデコード部２でデコードされたラッチ信号のタイミングでラッチする。 - 特許庁

A parallel series conversion device 14 treats the demodulation signal as an input, and converts it from a parallel form to a serial form and outputs it as demodulation data s1-sM.例文帳に追加

並直列変換装置１４は、復調信号を入力として並列形式から直列形式に変換し、復調データｓ１〜ｓＭとして出力する。 - 特許庁

The data reception circuit 23 applies serial/parallel conversion to the data acquired from a data signal and gives the resulting signal to a capture control circuit 24.例文帳に追加

データ受信回路２３は、データ信号より取得したデータを、直並列変換して取込制御回路２４に送る。 - 特許庁

A serial-parallel conversion part 22 inputs a plurality of symbols, which are arrayed in time series, as a block for every block.例文帳に追加

シリアルパラレル変換部２２は、時系列に並んだシンボルのうち、複数のシンボルを１ブロックとして、ブロックごとに入力する。 - 特許庁

The printed board assembly 50 has driver ICs 60-1, 60-2, 60-3 mounted for making serial/parallel conversion.例文帳に追加

プリント基板組立体５０には、シリアル／パラレル変換を行うドライバＩＣ６０−１、６０−２、６０−３が実装してある。 - 特許庁

CLOCK-FORMING CIRCUIT PROVIDED WITH FREQUENCY DIVIDING CIRCUIT, SERIES/PARALLEL CONVERSION CIRCUIT USING THE SAME AND SERIAL DATA TRANSMISSION/RECEPTION CIRCUIT例文帳に追加

分周回路を備えたクロック形成回路およびこれを用いた直並列変換回路並びにシリアルデータ送受信回路 - 特許庁

This parallel-serial conversion circuit 300 has a data holding circuit 110, an encoding circuit 320 and a decoding circuit 330.例文帳に追加

パラレルシリアル変換回路３００は、データ保持回路１１０と符号化回路３２０と復号化回路３３０とを有する。 - 特許庁

Serial/parallel conversion is performed on the control data by the conversion part 21 in accordance with an instruction of the synchronizing data, and the control data are stored in a buffer circuit 29 and then transmitted to the inspection target 2.例文帳に追加

同期データの指示により変換部２１で制御データはシリアル／パラレル変換、バッファ回路２９に蓄積された後、検査対象２へ送信される。 - 特許庁

The digital image signals are sampled by pixel selection transistors GT0-GT3, and after serial/ parallel conversion, are converted into analog image signals by a DA conversion part.例文帳に追加

このデジタル映像信号を画素選択トランジスタＧＴ０〜ＧＴ３でサンプリングして、シリアル・パラレル変換した後、ＤＡ変換部でアナログ映像信号に変換する。 - 特許庁

To provide a parallel/serial conversion circuit capable of carrying out self-restoration and outputting serial data in a correct order even if timing of input parallel data is not accurate or a selection signal generator operates erroneously.例文帳に追加

入力されるパラレルデータのタイミングが前後したり、選択信号生成部が誤動作したりしても、自己復帰し、正しい順序でシリアルデータを出力できるパラレル／シリアル変換回路を提供する。 - 特許庁

In addition, frame side IC substrates which have serial-parallel conversion ICs 610-615 respectively placed on them are provided on the side of the game frame and convert the serial data to parallel data to be supplied to lamps on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１０〜６１５を搭載した各枠側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプに供給する。 - 特許庁

Respective frame-side IC boards on which serial-parallel conversion ICs 610-615 are mounted are disposed on the game frame side, and the serial data are converted into parallel data to be supplied to respective lamps on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１０〜６１５を搭載した各枠側ＩＣ基板が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプに供給する。 - 特許庁

Then, between the variable display device H and the rotary connector 42, a parallel conversion circuit 46 for converting serial signals transmitted by the second serial signal line S2 into parallel signals and outputting the parallel signals to the variable display device H is provided.例文帳に追加

そして、可変表示器Ｈと回転コネクタ４２との間には、第２シリアル信号線Ｓ２が伝送するシリアル信号をパラレル信号に変換し、パラレル信号を可変表示器Ｈに出力するパラレル変換回路４６を設けた。 - 特許庁

The system includes: a conversion means which converts a parallel signal composed in a predetermined permutation to a serial signal; a transmitting means to transmit the serial signal; a receiving means to receive the serial signal; and a restoration means to restore the serial signal received by the receiving means to the original parallel signal.例文帳に追加

システムは、所定の順列で構成されるパラレル信号をシリアル信号に変換する変換手段と、シリアル信号を送信する送信手段と、シリアル信号を受信する受信手段と、受信手段により受信されたシリアル信号を元のパラレル信号に復元する復元手段を備える。 - 特許庁

The protocol converter has register buffers (RBUFc0-RBUFc15) each having a parallel-serial conversion function, converts serial data fed from the input/output terminals to the SDRAM devices into parallel data, and converts parallel data fed from the SDRAM devices to the input/output terminals into serial data.例文帳に追加

プロトコルコンバータは、並直変換機能を有するレジスタバッファ（ＲＢＵＦｃ０〜ＲＢＵＦｃ１５）を有し、入出力端子からＳＤＲＡＭデバイスへ供給される直列データを並列データに変換し、ＳＤＲＡＭデバイスから入出力端子へ供給される並列データを直列データに変換する。 - 特許庁

To provide a semiconductor integrated circuit device where high-speed operation circuit such as a serial/parallel conversion circuit, a parallel/serial conversion circuit or the like is built in, and which permits an ordinary semiconductor inspection apparatus to inspect the high-speed operation circuit.例文帳に追加

シリアルパラレル変換回路及びパラレルシリアル変換回路等の高速動作回路を内蔵し、しかも一般的な半導体集積回路検査装置による該高速動作回路の検査が可能な半導体集積回路装置を提供すること。 - 特許庁

Data are read from the transmission buffer 12 in response to a transmission rate to apply parallel/serial conversion in a parallel/serial(P/S) conversion circuit 13, a 2B+D multiplexer circuit 14 multiplexes the data with voice data, the resulting data are sent to a telephone set.例文帳に追加

伝送レートに応じて送信用バッファ１２からのデータの読み出し、パラレル／シリアル（Ｐ／Ｓ）変換回路１３におけるパラレル／シリアル変換動作が行われ、２Ｂ＋Ｄ多重化回路１４で、音声データと多重化されて電話機に送信される。 - 特許庁

A serial parallel conversion circuit 1 applies byte interleave demultiplexing to a received STS-3c concatenation signal, serial parallel conversion circuits 2-4 apply bit interleave demultiplexing to the demultiplexed concatenation signals, and BIP-N arithmetic circuits 5-7 conduct an arithmetic operation of a BIP-N code.例文帳に追加

シリアルパラレル変換回路１は入力されたＳＴＳ−３ｃのコンカチネーション信号をバイトインタリーブ分離し、シリアルパラレル変換回路２〜４ではその信号をビットインタリーブ分離し、ＢＩＰ−Ｎ演算回路５〜７はＢＩＰ−Ｎ符号の演算を行う。 - 特許庁