1016万例文収録!

「voltage reset」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > voltage resetに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

voltage resetの部分一致の例文一覧と使い方

該当件数 : 969



例文

When the operating voltage limit value of the power control ECU 10 is lower than that of the engine ECU 20 and the power control ECU 10 detects that the engine ECu 20 is reset, the power control ECU 10 drives the starter 40 by flowing an auxiliary drive current id to the starter relay 50 at the same time when the start indication signal SD is outputted by the second turning on of the start switch 12.例文帳に追加

電源制御ECU10は、動作電圧下限値がエンジンECU20よりも低く、エンジンECU20がリセットされたことを検出すると、2回目のスタートスイッチ12がオンされたことに応じて、始動指示信号SDの出力と同時に、自ら補助駆動電流idをスタータリレー50に通電してスタータ40を駆動する。 - 特許庁

An identification circuit 41 compares a current signal s50 resulting from converting a current flowing through an avalanche photodiode APD into a voltage with a threshold V_TH2 for detecting an initial very small current to provide an output of a first identification signal s60 and a signal s62 resulting from delaying the signal s60 by a time τ to a reset terminal of a D-FF circuit 60.例文帳に追加

識別回路41は、アバランシェ・フォトダイオードAPDに流れる電流を電圧変換した電流信号s50と初期微少電流を検出するためのしきい値V_TH2とを比較して第1識別信号s60を出力し、それを時間τだけ遅延した信号s62をDーFF回路60のリセット端子へ出力する。 - 特許庁

Thus, even when the responding unit 2 smoothly advances to an electromagnetic field region of the interrogating unit 1, a rectified output from a rectifying circuit of the responding unit 2 largely lowers a voltage synchronously with the pulse-off modulation, and when the amplitude strength of the carrier wave is thereafter reset, the rectified output abruptly rises, and a power-on resetting circuit 29 is normally started.例文帳に追加

これにより、応答装置2が質問装置1の電磁界領域へ緩やかに進入した場合でも、応答装置2の整流回路27からの整流出力が、パルスオフ変調に同期して大きく電圧低下し、その後キャリア波の振幅強度が復帰する際に整流出力が急峻に立ち上がるものとなり、パワーオンリセット回路29が正常に起動される。 - 特許庁

An FET 24 is controlled by the same signal as a control signal to be applied to an FET 4, and detection currents α×Iout are made to flow by a prescribed current ratio α to currents Iout flowing through the FET 4, and a voltage degradation detection circuit 23 makes active a reset signal when detecting that the detection currents α×Iout has risen over a prescribed threshold Iref.例文帳に追加

FET24は、FET4に与えられる制御信号と同じ信号で制御されてFET4に流れる電流と所定の電流比αで検出電流を流し、電圧低下検出回路部23は、その検出電流α・Ioutが所定の閾値Irefを超えて上昇したことを検出するとリセット信号をアクティブにする。 - 特許庁

例文

The spectrophotometer cuts off reset control signals RS for closing a resetting switch 83 discharging the capacitor 83, clamp control signals CP, and trigger control signals TG every one pulse of the shift clock CK.Thus the spectrophotometer may current-add two pixel signals adjacent in a wavelength direction by the capacitor 82 to drop seemingly to a half of the wavelength resolution by A/D converting the added voltage signals.例文帳に追加

コンデンサ82を放電させるリセット用スイッチ83を閉成するリセット制御信号RS、クランプ制御信号CP及びトリガ制御信号TGをシフトクロックCKの1パルス毎に欠損させることで、波長方向に隣接する2個の画素信号をコンデンサ82で電流加算し、その加算された電圧信号をA/D変換することで見かけ上波長分解能を半分に落とすことができる。 - 特許庁


例文

Terminal voltages of capacitors C1, C2 are compared with the first reference voltage Vref1 by comparators 20, 30, an RS flip flop 40 is set or reset in response to a comparison result therein, and charge pump circuits 50, 60 are controlled in response to outputs therein to conduct charge or discharge to the capacitors C1, C2.例文帳に追加

コンパレータ20,30によってキャパシタC1とC2の端子電圧を第1の基準電圧V_ref1と比較し、比較結果に応じてRSフリップフロップ40をセットまたはリセットし、その出力に応じてチャージポンプ回路50と60を制御してキャパシタC1とC2に対してチャージまたはディスチャージを行う。 - 特許庁

This electronic controller mounted with a nonvolatile memory which is incorporated with a power-on reset circuit having a write inhibition function when supplying power is provided with a power on/off circuit for the nonvolatile memory turning on/off power supplied to the nonvolatile memory according to supply voltage supplied to the nonvolatile memory.例文帳に追加

電気的にデータの消去及び書き込み可能で、かつ電源投入時の書き込み禁止機能を有するパワーオンリセット回路が内蔵されている不揮発性メモリを実装した電子制御装置において、不揮発性メモリに供給される供給電圧に応じて不揮発性メモリに供給する通電をオン/オフする不揮発性メモリ用電源オン/オフ回路を設けたことを特徴とする。 - 特許庁

Each pixel circuit of this embodiment includes a liquid crystal element, a capacitor holding the prescribed electric charge quantity, a transistor for drive which is driving the liquid crystal element with the prescribed timing, a set transistor for setting voltage to the capacitor, and a reset transistor for resetting drive of the liquid crystal element.例文帳に追加

本実施形態の各ピクセル回路は、上述した液晶素子と、所定の電荷量を保持するコンデンサと、所定のタイミングにて液晶素子を駆動する駆動用トランジスタと、コンデンサへの電圧をセットするセットトランジスタと、液晶素子の駆動をリセットするためのリセットトランジスタと、を備える。 - 特許庁

To provide a duty ratio correction circuit, capable of correcting duty ratio using an activated edge in an input external clock signal, and to provide a flip-flop capable of performing synchronization operation, by precharging own output node by own source voltage that responds to a clock signal and a reset signal.例文帳に追加

入力される外部クロック信号の活性化エッジを用いてデューティ比を補正することができるデューティ比補正回路を提供し、また、クロック信号及びリセット信号に応答して自体の電源電圧が自体の出力ノードをプリチャージすることにより、同期化動作を行うことができるフリップフロップを提供すること。 - 特許庁

例文

In a system reset processing of the main control part started based on the restoration and application of the power supply voltage, the backup flag BFL in the flag storage area is changed to set from 5AH to 00H, and then a subsequent processing is started, after confirming that there is no power failure based on the data obtained from the input part.例文帳に追加

電源電圧の復旧や投入に基づいて起動される主制御部のシステムリセット処理では、入力部からの取得データに基づいて電源異常でないことを確認した上で、フラグ保存領域のバックアップフラグBFLを、5AHから00Hに設定変更した上で以降の処理を開始する。 - 特許庁

例文

The liquid crystal display device of the field sequential system for applying the reset signal exceeding the voltage level of the data signal to liquid crystal to display gradations has a selection circuit part 130 connected between a source driver 120 for generating the data signal and a liquid crystal panel 100 having lots of pixels.例文帳に追加

階調を表現するために液晶に印加されるデータ信号のレベルを上回るリセット信号を印加するためのフィールド順次方式の液晶表示装置であって、前記フィールド順次方式の液晶表示装置は、データ信号を発生するソースドライバ120と多数の画素を持った液晶パネル100との間につながれた選択回路部130を有する。 - 特許庁

The shift register includes a plurality of stages of reset/set type flip-flops (RS-FF) 34, and a transistor Tr9 disposed between the output node of the output signal Q of the RS-FF34 and the power source of the L level to be controlled to a conductive stage by an initialization signal RST and fix the voltage level of the output node to an L level.例文帳に追加

複数段のリセット・セット型のフリップフロップ(RS−FF)34を備えるシフトレジスタであって、RS−FF34の出力信号Qの出力ノードとLレベルの電源との間に、初期化信号RSTによって導通状態に制御され、上記出力ノードの電圧レベルをLレベルに固定するためのトランジスタTr9を設ける。 - 特許庁

In this case, when a rising waveform is applied in the reset period, a strong discharge takes place in some cases between the address electrode and the scan electrode and consequently, the address electrode is biased to the specified voltage and a plurality of the scan electrodes are divided to a plurality of groups, and the scan pulses of different voltages are applied to the scan electrodes in the address periods by each of the respective groups.例文帳に追加

この場合,リセット期間に上昇波形が印加されるとアドレス電極と走査電極との間に強放電が起こることがあるので,アドレス電極を一定の電圧にバイアスし,複数の走査電極を複数のグループに分けて,各グループ別にアドレス期間に走査電極に異なる電圧の走査パルスを印可する。 - 特許庁

To provide an active matrix type display device in which a most suitable applying voltage is reset for a common or a source electrode corresponding to every display mode even though display mode switching is conducted among a plurality of display modes, generation of flicker is suppressed and high display quality is always maintained.例文帳に追加

複数の表示モード間で表示モードの切り替えを行った場合でも、各表示モード毎に対応する共通電極あるいはソース電極に対する最適印加電圧を再設定し、フリッカの発生を抑制して常に高い表示品位を維持することができるアクティブマトリクス型表示装置を提供する。 - 特許庁

The radio communication system equipped with PLL circuits 132 and 133 having plural oscillation circuits 15A and 15B for processing at least two transmitting signals and receiving signals of different frequency bands by switching the oscillation circuits is provided with a reset means 17 for resetting the voltage of filter capacitor 14 to a prescribed voltage on the basis of a signal from a control means 150 when switching the oscillation circuits.例文帳に追加

複数の発振回路(15A,15B)を有するPLL回路(132,133)を備え、発振回路を切り替えることで互いに周波数帯の異なる2以上の送信信号および受信信号を処理可能にされた無線通信システムにおいて、上記発振回路を切り替える際に、上記制御手段(150)からの信号に基づいてフィルタ容量(14)の電圧を所定の電圧にリセットするリセット手段(17)を設けるようにした。 - 特許庁

The method of driving the LCD having an upper substrate and a lower substrate, and a liquid crystal disposed between the upper and lower substrates comprises transmitting a first analog voltage signal to the liquid crystal to reset the liquid crystal (41) and transmitting a second analog voltage signal corresponding to gray scale data to the liquid crystal to drive the liquid crystal and to display gray scales (42).例文帳に追加

上基板と,下基板と,該上,下基板の間に設けられた液晶とを備える液晶表示装置を駆動する方法であって,上記液晶に第1のアナログ電圧信号を伝送して液晶をリセットさせ(41),上記液晶に階調データに相応する第2のアナログ電圧信号を伝送して液晶を駆動させて階調を表示する(42)ことを含み,上記第1のアナログ電圧信号は,上記第2のアナログ電圧信号の中で最も大きい絶対値と同一の絶対値を有することを特徴とする,晶表示装置の駆動方法が提供される。 - 特許庁

A pixel 4 has a floating diffusion FD for receiving charges from a photodiode PD, an amplifier transistor AMP for output of signals according to the voltage potential of the floating diffusion FD, a transfer switch TX for transferring the charges to the floating diffusion from the photodiode PD, a reset switch RES for resetting the voltage potential of the floating diffusion FD, and a selection switch SEL for selecting readout rows.例文帳に追加

画素4は、フォトダイオードPDからの電荷を受け取るフローティングディフュージョンFDと、フローティングディフュージョンFDの電位に応じた信号を出力する増幅トランジスタAMPと、フォトダイオードPDから前記フローティングディフュージョンに電荷を転送する転送スイッチTXと、フローティングディフュージョンFDの電位をリセットするリセットスイッチRESと、読み出し行を選択するための選択スイッチSELとを有する。 - 特許庁

The nonvolatile semiconductor memory device includes: a plurality of first wiring and second wiring intersecting each other; a memory cell array including the plurality of memory cells connected to each intersection part of the plurality of first wiring and second wiring; and a first wiring control circuit and second wiring control circuit for respectively selecting the first wiring and second wiring to supply voltage and current required for a reset operation or set operation of the memory cells.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第1配線及び第2配線、これら複数の第1配線及び第2配線の各交差部に接続された複数のメモリセルからなるメモリセルアレイと、前記第1配線及び第2配線をそれぞれ選択し、前記メモリセルのリセット動作又はセット動作に必要な電圧又は電流を供給する第1配線制御回路及び第2配線制御回路とを備える。 - 特許庁

例文

The multiplex communication equipment repeats an access to slaves 801, 802 from a master 800 with a 1st communication format including data and a return access to the master from the slaves with the 1st communication format including data or an access to the slaves from the slaves during reset processing with a 2nd communication format not including data after the reduction of a voltage in a prescribed cycle.例文帳に追加

多重通信装置において、マスター800からスレーブ801,802に対してデータを含む第1の通信フォーマットによって行うアクセスと、スレーブからマスターのアクセスに対して行うデータを含む第1の通信フォーマットによる返信アクセス、若しくはスレーブからその電圧低下後のリセット処理中にマスターからアクセスがあった時に行うデータを含まないリセット処理中の第2の通信フォーマットによるアクセスとを所定のサイクルで繰り返す。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS