| 例文 |
vp2を含む例文一覧と使い方
該当件数 : 29件
Voltages Vp (Vp1 and Vp2) generated between both ends of the resistance value changeover circuits 62 and 162 before and after the resistance value changeover are measured by voltage measuring instruments 64 and 164; and dielectric resistance Rg is calculated by a controller 66 by using an equation of Rg=[(Vp2-Vp1)/{(Vp1/Rp1)-(Vp2/Rp2)}]-R1.例文帳に追加
抵抗値切替前後に抵抗値切替回路62、162の両端に発生する電圧Vp(Vp1、Vp2)を電圧測定器64、164により測定し、制御器66により、式Rg=[(Vp2−Vp1)/{(Vp1/Rp1)−(Vp2/Rp2)}]−R1で絶縁抵抗Rgを算出する。 - 特許庁
In the case the motor current is small, the current controlling means uses the analog-digital converted value of the voltage VP2 amplified with the greater amplification factor to the control of the motor current.例文帳に追加
そして、電流制御手段は、モータ電流が小さい場合には、大きい増幅率で増幅された電圧VP2のアナログ−デジタル変換値を前記モータ電流の制御に使用する。 - 特許庁
The virtual ports VP1 and VP2 are registered in a virtual port VP3 allocated to a virtual LAG (Link Aggregation) group.例文帳に追加
仮想ポートVP1,VP2は、仮想LAGグループに割り当てられた仮想ポートVP3に登録される。 - 特許庁
Control signals VP1 and VP2 for driving switching elements 10 and 11 are entered as an input in the negative OR circuit 5, to generate a synchronized signal SYNC, in synchronization to a dead time of the control signals VP1 and VP2.例文帳に追加
否定論理和回路5には、スイッチ素子10,11を駆動する制御信号VP1,VP2が入力されており、制御信号VP1,VP2のデッドタイムに同期して同期信号SYNCを出力する。 - 特許庁
The loading receiving power source supply by switching from this Vp2 to the Vp3 is such a loading (a heater for fixing, a motor for paper feeding/paper discharging of a manuscript and recording papers or the like) that has a low possibility of generating an erroneous operation by the power source variation during switching.例文帳に追加
この切替え(Vp2⇔Vp3)により電源供給を受ける負荷は、切替時の電源変動により誤動作が生じる可能性の低い負荷(定着用ヒータ、原稿や記録紙の給紙・排紙用モータ等)とする。 - 特許庁
Then, the vehicle speed is controlled in such a manner that the variance between the corrected target vehicle speed Vp2(=vr1+α<Vp1) and the actual vehicle speed vr may become zero.例文帳に追加
そして、この補正目標車速Vp2(=vr1+α<Vp1)と、実車速vrとの偏差が零になるように、車速を制御する。 - 特許庁
Peak voltages VP1, VP2 in differential input signals VA1, VA2 are retained at each capacitor 12 at peak detection sections 10_1, 10_2.例文帳に追加
差動入力信号VA1,VA2のピーク電圧VP1,VP2は、ピーク検出部10_1,10_2の各キャパシタ12に保持される。 - 特許庁
When all normal lines are uniformly inclined only at a prescribed angle, a curved surface VP2 is formed while the shape of the surface VP is maintained and its direction is changed (E).例文帳に追加
全ての法線を一律所定角度だけ傾けると、曲面VPは形状を維持し、向きが変更された曲面VP2になる(E)。 - 特許庁
A gate voltage Vg2 is changed in a state with an anode voltage Vp2 set at a fixed voltage so as to control an on-off state concerning the second diode element PD2.例文帳に追加
第2のダイオード素子PD2については、アノード電圧Vp2を固定電圧にした状態でゲート電圧Vg2を変化させることによりオン・オフ状態を制御する。 - 特許庁
Furthermore, a second pulse voltage VP2 having a voltage polarity different from that of the first pulse voltage VP1 is generated from Marx circuits 211-213 within a second pulse generating circuit 21.例文帳に追加
また、第2のパルス発生回路21内のマルクス回路211〜213から、第1のパルス電圧VP1とは電圧極性が異なる第2のパルス電圧VP2を発生させる。 - 特許庁
When the second pulse voltage VP2 is also generated with a time difference later, the switch elements 31-33 are turned on and both the pulse voltages are superimposed in such a direction as to cancel each other.例文帳に追加
その後、時間差をもって第2のパルス電圧VP2も発生させたときには、スイッチ素子31〜33をオン状態とし、両パルス電圧を互いに打ち消し合う方向に重畳させる。 - 特許庁
An IBDV mutant containing a nucleotide sequence encoding an E-type mutant VP2 protein in a segment A of a virus genome, and infective and duplicative in CEF tissue culture is produced.例文帳に追加
ウイルスゲノムのセグメントAにおいてE型変異種VP2タンパク質をコードするヌクレオチド配列を含み、CEF組織培養で感染及び複製が可能なIBDV変異体を作製した。 - 特許庁
When an offset is generated in the differential output signals VC1, 2, the reset signal RST becomes large and the NMOS 14 becomes conductive, and the peak voltages VP1, VP2 retained by the capacitor 12 are rest.例文帳に追加
差動出力信号VC1,2にオフセットが生じると、リセット信号RSTが大きくなってNMOS14が導通し、キャパシタ12に保持されたピーク電圧VP1,VP2がリセットされる。 - 特許庁
A delay circuit 402 sets long delay time when the load current Io is equal to or less than a reference and short delay time when an output voltage Vp2 that is equal to or more than a specific value is outputted.例文帳に追加
遅延回路402は、負荷電流Ioが基準以下の時には長い遅延時間を設定し、所定値以上の出力電圧Vp2が出力されているときには短い遅延時間を設定する。 - 特許庁
A gas sensor control unit 190 changes the value of a second pump voltage Vp2 applied between a pair of second porous electrodes 125 in an NOx gas sensor element 10 from a control voltage value to a determination voltage value.例文帳に追加
ガスセンサ制御装置190は、NOxガスセンサ素子10の一対の第2多孔質電極125間に印加される第2ポンプ電圧Vp2の値を、制御電圧値から判定電圧値に変化させる。 - 特許庁
The optical pulse after amplification is S-polarized, by applying an applied voltage VP2 to a Pockels cell 6 for rotating by 90° in the polarizing direction of the passed light, and is output as an output light from a polarizer 5.例文帳に追加
増幅後の光パルスは、通過光の偏光方向を90度回転させる印加電圧VP2をポッケルスセル6に加えてS偏光とし、偏光子5から出力光として取り出す。 - 特許庁
Neutral potential VP1 and VP2 of a bridge circuit for detecting pressure being composed of piezo resistance elements 5-8 is inputted to a signal- processing circuit 100, and pressure is detected by the processing of the signal- processing circuit 100.例文帳に追加
ピエゾ抵抗素子5〜8によって構成された圧力検出用ブリッジ回路の中点電位V_P1、V_P2が信号処理回路100に入力され、この信号処理回路100の処理によって圧力が検出される。 - 特許庁
The recombinant live virus of the Marek's disease virus (MVD) has a base sequence inserted in the UL43 gene under the control of the cytomegalovirus (CMV) immediate early (IE) promoter and encoding a polypeptide VP2 of IBDV virus.例文帳に追加
サイトメガロウィルス(CMV)即時初期(IE)プロモータの制御下でUL43遺伝子中に挿入され且つIBDVウィルスのポリペプチドVP2をコードする塩基配列を有する、マレック病ウィルス(MDV)の組換え生ウィルス。 - 特許庁
The mutant contains one or more mutations in which a codon against the amino acid at the 254th position encodes glycine and/or a codon against the amino acid at the 270th position encodes threonine in a coding region of E-type mutant VP2.例文帳に追加
この変異体は、254位のアミノ酸に対するコドンがグリシンをコードし、かつ/または270位のアミノ酸に対するコドンがトレオニンをコードする1つまたは2つ以上の変異をE型変異種VP2コード領域に含む。 - 特許庁
Ports P1 and P2 to be connected to a link with a node 20 among ports of a node 10 are registered in a virtual port VP1, and ports P3 and P4 to be connected to a link with a node 30 are registered in a virtual port VP2.例文帳に追加
ノード10のポートのうち、ノード20との間のリンクに接続されるポートP1,P2は仮想ポートVP1に登録され、ノード30との間のリンクに接続されるポートP3,P4は仮想ポートVP2に登録される。 - 特許庁
Also, for adjusting the temperature characteristics of the offset voltage of the operational amplifier, a resistor 9 for adjustment for increasing the neutral potential VP1 and VP2 of the bridge circuit 10 is connected in series with the bridge circuit 10 for detecting pressure.例文帳に追加
また、そのオペアンプのオフセット電圧の温度特性を調整するために、ブリッジ回路10の中点電位V_P1、V_P2を上昇させる調整用抵抗9が、圧力検出用ブリッジ回路10に直列接続されている。 - 特許庁
An output voltage Vp2 of the piezoelectric transformer 301 and a load current Io of the load 302 are detected, and it is judged whether a value that is obtained by converting the load current Io to a voltage is equal to or less than a reference voltage Vs by a comparator 405.例文帳に追加
圧電トランス301の出力電圧Vp2および負荷302の負荷電流Ioが検出され、負荷電流Ioを電圧変換した値は、コンパレータ405で基準電圧Vs以下か否かが判定される。 - 特許庁
In concrete, the target vehicle speed Vp1 is a vehicle speed for which a specified increase portion α is added to the present actual vehicle speed vr1, and the vehicle speed vr1+α which is lower than the original target vehicle speed Vp1 at the point t13 of the first control completion is made a corrected target vehicle speed Vp2(<Vp1).例文帳に追加
具体的には、現在の実車速vr1に、所定増分αを加算した車速であって、第1の制御終了時点t13における元の目標車速Vp1よりも低い車速vr1+αを、補正目標車速Vp2(<Vp1)とする。 - 特許庁
The differential input signal VA1 and the peak voltage VP2 are added by an addition section 20_1 to become a differential output signal VC1, and the differential input signal VA2 and the peak voltage VP1 are added by an addition section 20_2 to become a differential output signal VC2.例文帳に追加
差動入力信号VA1とピーク電圧VP2は加算部20_1で加算されて差動出力信号VC1となり、差動入力信号VA2とピーク電圧VP1は加算部20_2で加算されて差動出力信号VC2となる。 - 特許庁
A substrate bias VbsP1 is supplied from a substrate bias supply part VP1 to an N-well region (WN) 11 in which a PMOS transistor of low Vth is formed, and a substrate bias VbsP2 is supplied from a substrate bias supply part VP2 to N-well regions (WNs) 12-1, 12-2, 12-3 in which PMOS transistors of high Vth are formed.例文帳に追加
低VthのPMOSトランジスタが形成されるNウェル領域(WN)11へは、基板バイアス供給部VP1から基板バイアスVbsP1を供給し、高VthのPMOSトランジスタが形成されるNウェル領域(WN)12−1、12−2、12−3へは、基板バイアス供給部VP2から基板バイアスVbsP2を供給する。 - 特許庁
Then, the bias supply circuit 20A generates respectively optimal bias voltage Vp1 and Vp2 for the case of using a 1X system and the case of using an IS-95 system by switching bias resistance according to the system kind signal SWC, and supplies them to the high frequency power amplifier.例文帳に追加
そして、バイアス供給回路20Aにおいて、上記方式種別信号SWCに応じてイバイアス抵抗を切り替えることにより、1X方式が使用されている場合とIS−95方式が使用されている場合とで、それぞれ最適なバイアス電圧Vp1,Vp2を生成して高周波電力増幅器55に供給するようにしている。 - 特許庁
This detecting device 10 consists of a first displacement sensor 20 converting the amount of displacement into two differential transient response voltages VS1 or VS2 in accordance with mechanical displacement in a mechanism part, and a first deviation voltage calculating part 30 applying a pulse voltage VP1 or VP2 to the first displacement sensor 20 and calculating a displacement voltage X on the basis of the displacement applied to the first displacement sensor 20.例文帳に追加
本装置10は、機構部における機械的な変位に従って、その変位量を2つの差動過渡応答電圧VS1またはVS2に変換する第1変位センサ20と、この第1変位センサ20にパルス電圧VP1またはVP2を印加すると共に、第1変位センサ20に与えられた変位に基づく変位信号Xを算出する第1偏差電圧算出部30とから構成される。 - 特許庁
A motor drive control circuit that controls a drive unit for supplying a drive current to a motor normalizes a triangular wave that is synchronized with the rotation of the motor, compares level-changed signals VP1, VP2 with a PWM carrier triangular wave C1, and generates PWM signals P1, P2.例文帳に追加
モータに駆動電流を供給するドライブ部を制御するモータ駆動制御回路は、モータ回転に同期する三角波を正規化かつレベル変更した信号VP1’、VP2’とPWMキャリア三角波C1とを比較してPWM信号P1、P2を生成し、U相ドライブ信号(U_10、U_13)の通電区間から非通電区間に切り替わった後の一定期間及び非通電区間から通電区間に切り替わる前の一定期間にPWM信号P1又はP2を取り出して信号U_10add及びU_13addを生成し、U相ドライブ信号に付加してドライブ部に出力する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|