1016万例文収録!

「penalty area」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > penalty areaの意味・解説 > penalty areaに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

penalty areaの部分一致の例文一覧と使い方

該当件数 : 22



例文

in soccer, a penalty area around the goal 例文帳に追加

サッカーで,ゴール前の罰則区域 - EDR日英対訳辞書

an enclosed waiting area alongside an ice hockey rink for rule violators temporarily suspended from play, called penalty box 例文帳に追加

アイスホッケーで,反則退場者が入るリンクサイド設備 - EDR日英対訳辞書

To provide an A/D converter of high precision with less area penalty.例文帳に追加

高精度かつエリアペナルティの小さいA/Dコンバータを提供する。 - 特許庁

To provide a semiconductor memory capable of a high speed data transfer with a small area penalty.例文帳に追加

エリアペナルティが小さく、かつ高速なデータ転送が可能な半導体記憶装置を提供する。 - 特許庁

例文

To provide a takeout structure with less area penalty relative to a data line.例文帳に追加

データ線に対して面積ペナルティの少ない取り出し構造を提供する。 - 特許庁


例文

To provide a semiconductor device that prevents contact failures in an upper electrode and the occurrence of an area penalty.例文帳に追加

上部電極におけるコンタクト不良を防止し、かつエリアペナルティが発生することがない半導体装置を提供する。 - 特許庁

To detect a memory cell small in margin by being read out with less area penalty in a ferroelectric memory device.例文帳に追加

強誘電体型記憶装置において、少ないエリアペナルティで読み出しマージンの少ないメモリーセルを検出する。 - 特許庁

To provide a resistor capacitor structure which reduces an area penalty and a method of fabrication.例文帳に追加

面積上の不利益を低減する事が出来る、抵抗容量構造体及びその製造方法を提供する。 - 特許庁

To provide a semiconductor storage device which enables high speed operation at a low cost, and stops a postal code area penalty small.例文帳に追加

低コストで高速動作を可能とし、かつ、エリアペナルティを小さく抑える半導体記憶装置を提供する。 - 特許庁

例文

To provide a semiconductor storage device having a wide operating margin at the operation to make it finer, while suppressing an area penalty.例文帳に追加

面積ペナルティを抑えながら、微細化時の動作マージンが広い半導体記憶装置を提供する。 - 特許庁

例文

To provide a semiconductor storage device which avoids the occurrence of a WAIT signal during reading when consecutively reading data from a plurality of continuous addresses and has small area penalty by suppressing redundant memory cell area.例文帳に追加

連続する複数番地からデータを連続的に読み出す場合に、読み出し途中でのWAIT信号の発生を回避可能で、冗長なメモリセル領域が抑制されエリアペナルティの少ない半導体記憶装置を提供する。 - 特許庁

To obtain a semiconductor device which can prevent or suppress generation of an area penalty due to formation of a gate body contact region inside a silicon layer in an SOI-DTMOSFET.例文帳に追加

SOI−DTMOSFETにおいて、シリコン層内にゲート−ボディコンタクト領域を形成することに伴うエリアペナルティの発生を回避あるいは抑制し得る半導体装置を得る。 - 特許庁

Additional circuit is placed in data path where existing buffers and drivers are already located, minimizing any additional speed loss or area penalty required to implement the forced data failure.例文帳に追加

付加回路は、強制されたデータエラーを実行するために要求されるいかなる付加的なスピードロスまたはエリアペナルティも最小化する、既存のバッファおよびドライバがすでにあるデータパスに配置されることができる。 - 特許庁

The nonvolatile memory device in which area penalty is small and integration degree is high can be obtained by adopting such constitution that one access transistor is shared with the plurality of tunnel magnetoresistive elements TMR like the above constitution.例文帳に追加

本願構成の如く複数のトンネル磁気抵抗素子TMRに対して1つのアクセストランジスタを共有した構成とすることにより、エリアペナルティの小さい集積度の高い不揮発性記憶装置を実現することができる。 - 特許庁

To provide an integrated circuit layout device and method capable of accurately analyzing crosstalks at the time of P&R (Place & Routing) in a higher hierarchy and preventing occurrence of crosstalks with a minimum area penalty.例文帳に追加

上位階層でのP&R(Place&Routing )時にクロストークを正確に解析し、最小限のエリアペナルティでクロストークの発生を防止できる集積回路レイアウト装置及び方法を提供する。 - 特許庁

To separate a control gate electrode between two cells in the direction of a word line without receiving an area penalty, thereby decreasing a coupling capacity among a control gate electrode, a bit line and the word line to enhance operation high speed.例文帳に追加

エリアペナルティを被ることなく制御ゲート電極をワード線方向の2セル間で分離し、それにより制御ゲート電極,ビット線およびワード線間の結合容量を低減して動作高速を上げる。 - 特許庁

In view of the fact that the location of a goal post of a soccer field, the location of an apex of a goal area, and the location of an apex of a penalty area constitute the same right-angled triangle, the rule having a right- angled triangular shape is formed from a rope or tape.例文帳に追加

サッカー・フィールドのゴール・ポスト、ゴール・エリアの頂点、およびペナルティ・エリアの頂点の位置は、同一直角三角形を構成することに着目し、この直角三角形の定規をロープまたはテープにより構成した。 - 特許庁

People at that time, however, were surprised by the fact that the internal conflict of the Imperial Court was resolved militarily, particularly in a battle in the urban area of Kyoto, and the death penalty was imposed for the first time in hundreds of years; commoners as well as nobles were left with a strong impression of samurai power. 例文帳に追加

しかし、宮廷の対立が戦闘によって解決したこと、とりわけ京都市街を戦場とし、数百年ぶりに死刑が執行されたことは、当時の人々に大きな衝撃を与え、貴族から庶民まで武士の力を強く印象づけることとなった。 - Wikipedia日英京都関連文書対訳コーパス

Zico said, "Kubo still hasn't really recovered from his lower-back problems and his knee and ankle injuries. Maki is physically strong and can do a good job in the penalty area. He is a natural forward. I had a hard time deciding who to pick for all the positions.” 例文帳に追加

ジーコ監督は,「久保選手はまだ腰の問題やひざや足首のけがからあまり回復していない。巻選手は身体的に強く,ペナルティーエリア内で良い仕事ができる。彼にはフォワードとしての資質がある。すべてのポジションで誰(だれ)を選ぶか決定するのに苦労した。」と話した。 - 浜島書店 Catch a Wave

To obtain a semiconductor device provided with a trench type capacitor constituted in such a way that the soft error resistance of the capacitor is improved and the contact resistances between electrodes and metallic wiring are lowered, and then, the fringe capacity at the end section is small and the area penalty does not increase and a method for manufacturing the device.例文帳に追加

ソフトエラー耐性に優れ、電極と金属配線との間のコンタクト抵抗値が低く、また、端部でのフリンジ容量が少なく、エリアペナルティを増加させない構造のトレンチ型キャパシタを備える半導体装置とその製造方法を実現する。 - 特許庁

To provide a novel semiconductor integrated circuit with high integration density consisting of a CMOS circuit section and a switch section connected in series that attains a high drive force and reduces an area penalty of the switch section.例文帳に追加

CMOS回路部とスイッチ部とが直列に接続されてなる半導体集積回路において、高い駆動力と前記スイッチ部のエリアペナルティを低減させることにより高い集積密度とを有する、新規な半導体集積回路を提供する。 - 特許庁

例文

To provide a semiconductor memory strengthening resistance due to the coupling noise of a memory bus without producing area penalty by a holding circuit in the capacity development of the memory so as to connect a plurality of memory blocks in the same memory bus, and without producing bus collision by the multiple selection of the two or more memory blocks in an initial state.例文帳に追加

同一のメモリバスに複数のメモリブロックを接続するようなメモリの容量展開においてホールド回路によるエリアペナルティを発生させず、かつメモリバスのカップリングノイズによる耐性を強くし、また初期状態においても二つ以上のメモリブロックの多重選択によるバス衝突を起こさない半導体メモリを提供する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
  
EDR日英対訳辞書
Copyright © National Institute of Information and Communications Technology. All Rights Reserved.
  
本サービスで使用している「Wikipedia日英京都関連文書対訳コーパス」はWikipediaの日本語文を独立行政法人情報通信研究機構が英訳したものを、Creative Comons Attribution-Share-Alike License 3.0による利用許諾のもと使用しております。詳細はhttp://creativecommons.org/licenses/by-sa/3.0/ および http://alaginrc.nict.go.jp/WikiCorpus/ をご覧下さい。
  
浜島書店 Catch a Wave
Copyright © 1995-2024 Hamajima Shoten, Publishers. All rights reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS