第1ないし第3ロジックゲートは、各々NANDゲートあるいはNORゲートであり得る。例文帳に追加

The first to the third logic gate may be a NAND gate or a NOR gate. - 特許庁

H.323ゲートキーパの機能を、マスタゲートキーパ１とプロクシゲートキーパ２１とにより機能分散する。例文帳に追加

Functions of an H.323 gatekeeper are distributed into the master gatekeeper 1 and the proxy gatekeeper 21. - 特許庁

（一）　等価ゲート数が二入力ゲート換算で三、〇〇〇を超えるもの例文帳に追加

1. Digital devices with a number of equivalent gates exceeding 3,000 on a dual-entry gate conversion basis発音を聞く  - 日本法令外国語訳データベースシステム

このゲート絶縁膜４上には、コントロールゲート１が形成されている。例文帳に追加

A control gate 1 is formed on the gate insulation film 4. - 特許庁

ゲート電極（１）のゲート長は、最小加工寸法よりも長い。例文帳に追加

The length of the gate for the gate electrode (1) is longer than the minimum working size. - 特許庁

ＴＦＴ３の半導体膜１２はゲート線２の一部と２回交差するダブルゲート構造であり、データ線１に遠いゲート１５だけがゲート線２およびゲート電極１７に半導体膜１２が挟まれたデュアルゲート構造を有し、ゲート１４は単一のゲート構造である。例文帳に追加

The semiconductor film 12 of a TFT 3 has a double gate structure in which the film intersect one part of a gate line 2 twice and only a gate 15 remote from a data line 1 has a dual gate structure in which the semiconductor film 12 is held between the gate line 2 and a gate electrode 17 and a gate 14 has a single gate structure. - 特許庁

目標をとらえるサンプルゲート処理部２のゲート位置の中心を境に前後に隣り合う進みゲート及び遅れゲートを設定する進みゲート処理部１及び遅れゲート処理部３を備える。例文帳に追加

An apparatus is equipped with an advance gate processing part 1 and a delay gate processing part 3 for setting an advance gate and a delay gate which are adjacent on the front and rear sides, separated by the center of a gate position of a sample gate processing part 2 for catching a target. - 特許庁

ゲートキーパ機能を分割し、一部をゲートウェイ装置に実装することで、より多くのゲートウェイを1つのゲートキーパに収容することができるH.323ゲートキーパ機能分割によるゲートウェイシステムを提供する。例文帳に追加

To provide a gateway system adopting the functional distribution of an H.323 gatekeeper where one gatekeeper contains many more gateways by distributing the gatekeeper functions and part of the distributed functions is mounted on the gateway device. - 特許庁

半導体装置を、ゲート電極１がメタルゲート電極であるか、又は、ゲート絶縁膜４が高誘電率ゲート絶縁膜である場合に、ゲート電極１とゲート絶縁膜４との間に、ゲート電極１側から順に、シリコン酸化膜２、シリコン窒化膜３を備えるものとする。例文帳に追加

A semiconductor device, when a gate electrode 1 is a metal gate electrode or a gate insulating film 4 is the high dielectric gate insulating film, includes a silicon oxide film 2 and a silicon nitride film 3 in order from the side of the gate electrode 1 between the gate electrode 1 and the gate insulating film 4. - 特許庁

コンテナ1後面の第１開口2を閉止するテールゲート3と、該テールゲートの第２開口6を閉止するサブゲート7とを設ける。例文帳に追加

This receiver is provided with a tail gate 3 for closing a first opening 2 in a rear face of a container 1, and a sub-gate for closing a second opening 6 of the tail gate. - 特許庁

交通機関１は、別称料金ゲートと呼ばれる入場ゲート３と退場ゲート４で閉じられている。例文帳に追加

A means 1 of transportation 1 is closed by an entering gate 3 and a leaving gate 4 synonymous with tollgate. - 特許庁

ＭＯＳＦＥＴのテストパターン５において、ゲート両端にゲートパッド１，２を設け、両パッド１，２間でゲート抵抗を測定する。例文帳に追加

In a test pattern 5 of a MOSFET, gate pads 1 and 2 are provided on both ends of a gate, respectively, and a gate resistance is measured between both pads 1 and 2. - 特許庁

出力段ゲート切り出しモジュール２は、ゲート回路ネット情報１と内部ゲート構成情報８と基に、ゲート出力段と次段ゲートの入力側端子容量とゲート出力段から次段ゲートまでの出力段・配線ＲＣネット情報３を生成する。例文帳に追加

An output stage gate segmentation module 2 generates the input side terminal capacity of a gate output stage and a succeeding stage gate and output stage/wiring RC network information 3 from the gate output stage up to the succeeding stage gate on the basis of gate circuit network information 1 and internal gate constitution information 8. - 特許庁

シリコン基板１上に、ゲート酸化膜７を介して、ゲート電極９ａと、ゲート電極９ａと同じ工程で形成された複数の島状ゲート電極９ｂがゲート電極９ａに沿って形成されている。例文帳に追加

A gate electrode 9a and, along the gate electrode 9a a plurality of island-shaped gate electrodes 9b formed in the same process as the gate electrode 9a are made on a silicon substrate 1 via a gate oxide film 7. - 特許庁

シリコン基板１の活性領域３の表面には第１のゲート絶縁膜５、浮遊ゲート電極６、第２のゲート絶縁膜７、制御ゲート電極８が積層形成されたゲート電極ＭＧが設けられている。例文帳に追加

On a surface of the active region 3 of the silicon substrate 1, a gate electrode MG is provided by laminating a first gate insulating film 5, a floating gate electrode 6, a second gate insulating film 7, and a control gate electrode 8. - 特許庁

液滴吐出装置４０を用いて形成するＴＦＴ１のゲート配線３およびゲート電極５は、Ｍｎからなるゲート中間層１０と、Ａｇからなるゲート導電層１１と、Ｎｉからなるゲート被覆層１２とを有する。例文帳に追加

Gate wiring 3 and a gate electrode 5 of TFT 1 formed by using a droplet discharge device 40 have a gate intermediate layer 10 formed of Mn, a gate conductive layer 11 formed of Ag, and a gate coating layer 12 formed of Ni. - 特許庁

ゲート型半導体素子５と、ゲート型半導体素子５に第１のオンゲート電流を供給する第１のオンゲート回路と、第１のオンゲート電流を供給開始してから所定時間経過後、ゲート型半導体素子５に第２のオンゲート電流を供給開始する第２のオンゲート回路とを具備するゲート回路。例文帳に追加

This gate circuit 1 is provided with the gate type semiconductor element 5, a first on gate circuit for supplying a first on-gate current to the gate type semiconductor element 5 and a second on-gate circuit for starting the supply of a second on-gate current to the gate type semiconductor element 5 after the lapse of prescribed time after starting the supply of the first on-gate current. - 特許庁

半導体基板１上に第１のゲート酸化膜５ｂ上及び第２ゲート電極６を介してゲート電極７を形成する。例文帳に追加

Gate electrodes 7 are formed on a semiconductor substrate 1 via a first gate oxide film 5b and a second gate electrode 6. - 特許庁

半導体装置では、半導体基板１上にはゲート絶縁膜２が形成され、ゲート絶縁膜２上にはゲート電極３が形成されている。例文帳に追加

In a semiconductor device, a gate insulation film 2 is formed on a semiconductor substrate 1, and a gate electrode 3 is formed on the gate insulation film 2. - 特許庁

半導体基板１内に形成されたゲート溝２７内にゲート誘電体２４を介してゲート電極２３が配置された構成を有する。例文帳に追加

There formed is a configuration having a gate electrode 23 disposed in a gate groove 27 formed on a semiconductor substrate 1 via a gate dielectric 24. - 特許庁

基板１上にゲート絶縁膜８、ゲート電極１０が順次積層され、ゲート電極１０の中心部分にエミッタ１４が形成されている。例文帳に追加

Gate insulating films 8 and gate electrodes 10 are sequentially laminated on a substrate 1, and emitters 14 are formed in the central part of the gate electrode 10. - 特許庁

半導体基板１上にゲート絶縁膜２が形成され、ゲート絶縁膜２上にゲート電極３が形成されている。例文帳に追加

A gate insulating film 2 is formed on a semiconductor substrate 1 and a gate electrode 3 is formed on the film 2. - 特許庁

ゲート電極を埋め込んだ基板１の上にゲート窒素膜６及びゲート酸化膜７を連続成膜する。例文帳に追加

On the substrate 1 where the gate electrode is buried, a gate nitrogen film 6 and a gate oxide film 7 are continuously formed. - 特許庁

プラスチックレンズ１の成形時に一体的に形成されたゲート部２ａのゲート付近１ｃに、ゲート位置マーク３を付加する。例文帳に追加

A gate position mark 3 is put on a part 1c near a gate part 2a which is integrally molded at molding the plastic lens 1. - 特許庁

シリコン基板２０上に複数のゲート絶縁膜３,ゲート電極４を形成し、ゲート電極４間に注入マスク材１を形成する。例文帳に追加

A plurality of gat insulation films 3 and a gate electrode 4 are formed on a silicon substrate 20 and an implantation mask material 1 is formed in the gate electrode 4. - 特許庁

半導体基板１のＤＲＡＭ領域１０１に、ゲート酸化膜を形成し、このゲート絶縁膜の上に第１のゲート電極３１を形成する。例文帳に追加

A gate oxide film is formed in the DRAM area 101 of a semiconductor substrate 1, and a first gate electrode 31 is formed on the gate insulation film. - 特許庁

半導体基板１上に絶縁ゲート型電界効果トランジスタのゲート絶縁膜３およびゲート電極４を形成する。例文帳に追加

A gate insulating film 3 and a gate electrode 4 of an insulated gate field-effect transistor (FET) are formed on a semiconductor substrate 1. - 特許庁

次いで、ゲート材料膜１４上にキャップ膜７を形成し、ゲート材料膜１４からなるゲート１を形成する。例文帳に追加

Next, a cap film 7 is formed on the gate material film 14 to form a gate 1 formed of the gate material film 14. - 特許庁

図１（ｂ）に示す状態はゲート遅延が生じており、ゲート・バスライン２上のゲート信号Ｇｆは鈍っている。例文帳に追加

In the state shown in the 1 (b), the gate delay is generated in the signal and a gate signal Bf on a gate bus line 2 is blunted. - 特許庁

ＩＧＢＴ１，２は、主制御回路２４からゲートＧへゲート電圧が送られている間導通し、ゲート電圧が停止すると非導通になる。例文帳に追加

The IGBTs 1, 2 conduct while gate voltages are sent to gates G from a main control circuit 24, and are brought into a non-conduction state when the gate voltage stops. - 特許庁

基板１１上にゲート絶縁膜１２を介して、第1の方向に周期的に浮遊ゲート１３と制御ゲート１６とが交互に配列される。例文帳に追加

A floating gate 13 and a control gate 16 are periodically and alternately arranged in the first direction via a gate insulating film 12 on a substrate 11. - 特許庁

支持基体１の上にゲート電極２を形成したのち、そのゲート電極２の上にゲート絶縁層３を形成する。例文帳に追加

After a gate electrode 2 is formed on a supporting base 1, a gate insulating layer 3 is formed over the gate electrode 2. - 特許庁

［数１］ (ゲート電極高さ[nm]−活性領域高さ[nm])／活性領域高さ[nm] ＝3.5ｅ^−５×(ゲート長[nm])^２−0.002×(ゲート長[nm])＋0.16例文帳に追加

The Formula 1 is expressed as: (gate electrode height [nm] - active region height [nm]) / (active region height [nm]) = 3.5e^-5 × (gate length [nm])^2 - 0.002 × (gate length [nm]) + 0.16. - 特許庁

ゲートウェイ１は、各メディアゲートウェイ２の処理能力に関する情報を取得するとともに、各メディアゲートウェイ２の稼働状態を監視する。例文帳に追加

A gateway 1 acquires information on the processing capacity and monitors operational status for each of media gateways 2. - 特許庁

メディアゲートウェイ２は、ゲートウェイ１に、自メディアゲートウェイ２の処理能力に関する情報を通知する。例文帳に追加

The media gateways 2 each communicate information on the processing capacity thereof to the gateway 1. - 特許庁

サロゲート対, サロゲートペア《それぞれ 2 バイトの high surrogate と low surrogate が 4 バイトの組をなして 1 文字を表わしたもの》例文帳に追加

a surrogate pair発音を聞く  - 研究社 英和コンピューター用語辞典

半導体基板１上にゲート絶縁膜５及びゲート電極６ａ、６ｂを形成する。例文帳に追加

A gate insulation film 5 and gate electrodes 6a and 6b are formed on a semiconductor substrate 1. - 特許庁

半導体基板１上にゲート絶縁膜２及びゲート電極３が形成されている。例文帳に追加

A gate insulating film 2 and a gate electrode 3 are formed on a semiconductor substrate 1. - 特許庁

シリコン基板１上にゲート酸化膜７を介してゲート電極８ａが形成されている。例文帳に追加

A gate electrode 8a is formed on a silicon substrate 1 through a gate oxide film 7. - 特許庁

ポンプゲート１のゲート扉体２にスクリーン１０を一体的に取り付ける。例文帳に追加

The screen 10 is integrally mounted on a gate door 2 of a pump gate 1. - 特許庁

半導体基板１上に、ゲート絶縁膜３を介してゲート電極４が形成されている。例文帳に追加

A gate electrode 4 is formed on a semiconductor substrate 1 via a gate insulating film 3. - 特許庁

第２ゲート電極２２は、第１ゲート電極と離れて半導体基板の上方に配設される。例文帳に追加

A second gate electrode 22 is arranged above the semiconductor substrate 1, and separated from the first gate electrode 22. - 特許庁

半導体基板１の上にゲート酸化膜１５を介在させてゲート電極４を形成する。例文帳に追加

A gate electrode 4 is formed on a semiconductor substrate 1 with an intervention of a gate oxide film 15. - 特許庁

その後、第１基板１をゲート絶縁膜９およびゲート電極７側から剥離除去する。例文帳に追加

Then, the first substrate 1 is separated and removed from the sides of the gate insulating film 9 and the gate electrode 7. - 特許庁