Latency Periodとは 意味・読み方・使い方

A latency manager in a base station processor computes the latency period and stores a value of the latency period in an allocation table.例文帳に追加

基地局プロセッサの待ち時間マネージャは、待ち時間を計算し、その値を割当てテーブルに格納する。 - 特許庁

A latency manager in the base station processor computes the latency period and stores the latency period in an allocation table.例文帳に追加

基地局プロセッサの待ち時間マネージャは、待ち時間を計算し、その値を割当てテーブルに格納する。 - 特許庁

A control signal indicating a latency period or a serial access period is outputted by a TL period detecting circuit 1, and a reference amplifier 2 outputs a high level reference signal in the latency period and outputs a low level reference signal in a serial access period to a sense amplifier 10 based on the output signal.例文帳に追加

ＴＬ期間検出回路１によりレイテンシィ期間又はシリアルアクセス期間を示す制御信号を出力し、リファレンスアンプ２は該出力信号に基づきレイテンシィ期間には高レベル、シリアルアクセス期間には低レベルのレリファレンス信号をセンスアンプ１０に出力する。 - 特許庁

A CPU 55 determines the number of the games in a latency period in response to the number of remaining stocks concerning the last game of a certain operation period.例文帳に追加

ＣＰＵ５５は、ある作動期間の最後のゲームにおいて、潜伏期間のゲーム数を残りのストック数に応じて決定する。 - 特許庁

A line connection control module 11 requests data communication to a communication execution module 13 every period of latency time τ notified from a latency time setting module 12.例文帳に追加

回線接続制御モジュール１１は、待ち時間設定モジュール１２から通知される待ち時間τの周期ごとに通信実行モジュール１３へデータ通信を要求する。 - 特許庁

To make read-out operation speed of memory cell data fast in a latency period by reducing difference of timing at which true memory cell data about an ON-cell and an OFF-cell is detected in a semiconductor memory having a latency period and a serial access period as a read-out operation period of memory cell data.例文帳に追加

メモリセルデータの読み出し動作期間としてレイテンシィ期間及びシリアルアクセス期間を有する半導体記憶装置において、ＯＮセル及びＯＦＦセルについて真のメモリセルデータを検出するタイミングの差を小さくし、レイテンシィ期間におけるメモリセルデータ読み出し動作の高速化を可能とする。 - 特許庁

To provide a latency control circuit for a semiconductor memory device in which operation performance can be improved by varying latency by refresh during a burst read period in a synchronous pseudo SRAM.例文帳に追加

同期式擬似ＳＲＡＭにおいて、バースト読み出し動作時、リフレッシュによりレイテンシを可変して、動作性能を向上させ得る半導体メモリ装置のレイテンシ制御回路を提供すること。 - 特許庁