Mr2とは 意味・読み方・使い方

The gate of the third set transistor ms3 and the gate of the second reset transistor mr2 are connected to the output terminal of the first inverter 32.例文帳に追加

第３セットトランジスタｍｓ３のゲートおよび第２リセットトランジスタｍｒ２のゲートは、第１インバータ３２の出力端子と接続される。 - 特許庁

(meth) acrylic compound of the formula CH2=C(R1)COO-(CnH2nO)mR2 (R1 is H or methyl; R2 is phenyl or a 1-5C alkyl; (n) is 1-3; (m) is 1-25).例文帳に追加

ＣＨ_2＝Ｃ（Ｒ^1）ＣＯＯ−（Ｃ_nＨ_2nＯ）_mＲ^2 （１） （Ｒ^1はＨまたはメチル基、Ｒ^2は、フェニル基またはＣ_１〜５のアルキル基、ｎは１〜３、ｍは１〜２５） - 特許庁

Among them, A1, A2, B1 and B2 are magnetoresistance effect elements constituting the sensing part, and MR1 and MR2 are magnetoresistance effect elements constituting the reference part.例文帳に追加

このうち、Ａ１，Ａ２，Ｂ１，Ｂ２はセンシング部を構成する磁気抵抗効果素子であり、ＭＲ１，ＭＲ２はリファレンス部を構成する磁気抵抗効果素子である。 - 特許庁

In a display memory, first and second memory areas MR1 and MR2 for storing display data of first and second display areas of the electrooptical panel are secured.例文帳に追加

表示メモリーには電気光学パネルの第１、第２の表示領域の表示データを記憶する第１、第２のメモリー領域ＭＲ１、ＭＲ２が確保される。 - 特許庁

In the second treatment block 12, there are a plurality of end face cleaning units SSB, a plurality of front cleaning units SS, and a second main robot MR2.例文帳に追加

第２の処理ブロック１２には、複数の端面洗浄ユニットＳＳＢ、複数の表面洗浄ユニットＳＳおよび第２のメインロボットＭＲ２が設けられている。 - 特許庁

The correction electrode 16' is connected to the output voltage electrode 16 in a region different from that on a formation surface of the magnetoresistive elements MR1, MR2 of the semi-insulating substrate 11.例文帳に追加

補正用電極１６’は、半絶縁性基板１１の磁気抵抗素子ＭＲ１，ＭＲ２形成面上とは異なる領域で出力電圧用電極１６に接続する。 - 特許庁

In the mask ROM memory cells MR1 and MR2, data is set, according to the presence/absence of contacts CN1 and CN2 for electrically connecting a source and the corresponding source line SL2.例文帳に追加

マスクＲＯＭメモリーセルＭＲ１、ＭＲ２は、ソースと対応するソース線ＳＬ２とを電気的に接続するためのコンタクトＣＮ１、ＣＮ２の有無によってデータが設定される。 - 特許庁

The storage device includes a plurality of memory cells ME1, ME2, MR1, and MR2; a plurality of word lines WL1 and WL2; a plurality of bit lines BL1 and BL2; and a plurality of source lines SL1 and SL2.例文帳に追加

記憶装置は、複数のメモリーセルＭＥ１、ＭＥ２、ＭＲ１、ＭＲ２と、複数のワード線ＷＬ１、ＷＬ２と、複数のビット線ＢＬ１、ＢＬ２と、複数のソース線ＳＬ１、ＳＬ２とを含む。 - 特許庁