bus monitor memoryとは 意味・読み方・使い方

The monitor corresponding to each one of the block circuits has an internal bus monitor 101 for acquiring log information for a block circuit corresponding to each of blocks 201, and memory spaces (not shown) for storing the acquired log information, which are exclusively prepared for respective internal bus monitors 101.例文帳に追加

各ブロック２０１に対応して、対応するブロック回路のログ情報を取得する各内部バスモニタ１０１と、内部バスモニタ１０１毎に専用のメモリ空間であって取得したログ情報を記憶するメモリ空間（図示しない）と、を備える。 - 特許庁

A CPU 10 observes states in which a RAM 14 and 1st and 2nd ROMs 16 and 18 are accessed with a bus monitor 34 provided in a memory controller 12 through a CPU bus 20 and the controller 12.例文帳に追加

ＣＰＵ１０がＣＰＵバス２０とメモリコントローラ１２と介して、ＲＡＭ１４や第１ＲＯＭ１６や第２ＲＯＭ１８をアクセスする状態を、メモリコントローラ１２内に設けられたバスモニタ３４で観測する。 - 特許庁

This invented bus bridge circuit for duplexed device includes bus bridge circuits 21, 31 that monitor read/write access to a memory device in an operational system and when the access occurs, copy its data and write it into a memory device in a backup system.例文帳に追加

本発明の２重化装置用バスブリッジ回路は、運用系のメモリ装置に対するリード／ライトアクセスを監視し、前記アクセスが発生したときそのデータをコピーしバックアップ系のメモリ装置へ書き込むバスブリッジ回路２１、３１を有することとした。 - 特許庁

The monitor and control apparatus 1 includes: a communication block including network processors 13a, 13b and 14 connected to a bus circuit 16 via a bus buffer 15; and a control block including a controller 18, a memory 19 and data memories 20a, 20b and 21 connected to a bus circuit 17.例文帳に追加

監視制御装置１は、バスバッファ１５を挟んで、バス回線１６に接続されたネットワーク処理部１３ａ，１３ｂ，１４による通信用ブロックと、バス回線１７に接続された制御部１８、メモリ部１９、及びデータメモリ部２０ａ，２０ｂ，２１による制御用ブロックとを、備える。 - 特許庁

This integrated circuit device is composed of a bus, at least two units connected with the bus and a monitoring circuit 150 configured to monitor transactions between at least two units through the bus and store transaction information in the FPGA (Field Programmable Gate Array) embedded memory 151 and store bus monitoring information in the FPGA embedded memory at an FPGA design step during SoC design.例文帳に追加

本発明の集積回路装置はバスと、バスと連結された少なくとも二つの装置と、バスを通じた少なくとも二つの装置の間のトランザクションを観察し、トランザクション情報をＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）エンベデットメモリに貯蔵するモニタリング回路とを含み、ＳｏＣ設計の時、ＦＰＧＡ設計段階でＦＰＧＡエンベデットメモリにバスモニタリング情報を貯蔵することができる。 - 特許庁

A control LSI12 is provided with a monitor circuit 22 for monitoring an internal bus 27 to be used for a CPU core 21 to perform access to a memory space, and for monitoring the status of previously designated variables.例文帳に追加

制御ＬＳＩ１２には、ＣＰＵコア２１がメモリ空間をアクセスする際に使用する内部バス２７を監視し、予め指定された変数の状態をモニタするモニタ回路２２が備えられている。 - 特許庁

To provide a universal serial bus(USB) data monitor device capable of detecting the synchronizing pattern and ending pattern of an inputted data signal and recording only effective data of the data signal in a memory.例文帳に追加

本発明の課題は、入力されたデータ信号の同期パターンと終了パターンを検出し、データ信号中の有効なデータのみをメモリに記録することを可能とするＵＳＢデータモニタ装置を提供することである。 - 特許庁

This bus monitor has: an accumulation data width setting part 7 set with an accumulation data width by the monitoring target system and a monitoring condition; an input register control part 6 for performing input control to an input register 1 by the set accumulation data width; and a memory control part 8 for performing writing control into a memory 2.例文帳に追加

監視対象システムおよび監視条件により蓄積データ幅が設定される蓄積データ幅設定部７と、設定された蓄積データ幅により、入力レジスタ１への入力制御を行う入力レジスタ制御部６と、メモリ２への書込み制御を行うメモリ制御部８を有する。 - 特許庁