time between failuresとは 意味・読み方・使い方

Insulation deterioration between a transfer gate and a charge detection node causes failures, if high electric field of a certain fixed accumulation time or longer is applied in a wearing mode.例文帳に追加

転送ゲートと電荷検出ノードの間における絶縁性劣化は、磨耗モードであるので、ある一定の累積時間以上の高電界が印加されると、故障に至る。 - 特許庁

To provide an information recording/reproducing device and a zero point detection method which can reduce the number of times of, and the time of contact between a head and a medium as much as possible, and can therefore minimize the occurrence of failures caused by the contact.例文帳に追加

ヘッドと媒体との接触回数及び時間を極力少なくでき、接触による障害の発生を最小限に抑えることができる情報記録再生装置及びゼロ点検出方法を提供する。 - 特許庁

To reduce the time required for the design by eliminating failures without generating new failure spots when failure spots are detected between a lattice-like power supply wiring and an inter-cell signal wiring.例文帳に追加

格子状電源配線とセル間信号配線との間の不良箇所が検出された場合に、新たな不良箇所を発生させることなく不良を解消することにより設計期間を短縮する。 - 特許庁

To solve a problem that maintenance in case a failure occurs is complicated though the means time between failures(MTBF) is certainly extended when a light source is changed from an electric bulb for home use to an LED lamp in a traffic signal lighting tool.例文帳に追加

交通信号灯具において、光源を家庭用電球からＬＥＤランプに換えると、確かに平均故障周期（ＭＴＢＦ）は延長されるが、万一に故障を生じたときのメンテナンスが煩雑化する問題点を生じている。 - 特許庁

To provide an integrated simulation system which can reduce failures due to transmission delay time to be generated in the case of data communication between simulators by taking synchronization in time on execution of the simulation based on time information including transmission delay time according to a connection state between the simulators and transmission delay time according to information communication quantity between the simulators and can also perform its verification.例文帳に追加

シミュレータ間の接続形態に応じた伝送遅延時間やシミュレータ間の情報通信量に応じた伝送遅延時間を含む時間情報を元にして、シミュレーションの実行上の時間的な同期をとることで、シミュレータ間のデータ通信時に生じる伝送遅延時間による不具合を低減することができると共に、その検証もすることができる統合シミュレーションシステムを提供する。 - 特許庁

To provide a circuit board for mounting and a mounting method for removing and reducing connection failures between the conductive electrode of the circuit board and the electrode pad of a semiconductor element due to the irreglarities of the surface of the circuit board at the time of connecting the conductive electrode of the circuit board and the electrode pad of the semiconductor element in flip chip mounting using conductive adhesive.例文帳に追加

導電性接着剤を用いたフリップチップ実装において、実装用回路基板の導体電極と半導体素子の電極パッドとの接続に際して、前記回路基板面の凹凸による前記導体電極と電極パッドとの接続不良を除去軽減する回路基板および実装方法を提供する。 - 特許庁

To provide a battery pack without causing the formation of wiring in which terminals for outer connection in a module with a plurality of cells connected in series are directed toward the same direction to cross the module, and capable of improving workability and the reduction of connection failures by performing only the connection of bus bars between units at the time of module formation.例文帳に追加

複数のセルを直列接続したモジュールにおいて外部接続用の端子が同一方向となりモジュールを横断するような配線が発生せず、モジュール作成時においてはユニット間のバスバーの接続のみを実施することで、作業性の向上と接続ミスの削減を可能とした電池パックを提供する。 - 特許庁

Thus, at the time of forming the Au plating layer 44, the cyanogen-containing plating liquid is not infiltrated between the resist layer 42 and the Cu substrate 40 owing to the presence of the Cu plating layer 43, spiral contacts can suitably and securely be formed into a prescribed shape, and the generation of failures such as pits can be suppressed.例文帳に追加

このため前記Ａｕメッキ層４４をメッキ形成する際に、シアンを含むメッキ液が前記Ｃｕメッキ層４３の存在により前記レジスト層４２とＣｕ基板４０間に浸透せず、スパイラル接触子を所定形状に適切且つ確実に成形でき、またピット等の不具合が生じるのを抑制できる。 - 特許庁