「"plane-layer"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Moreover, an almost flat grounding plane layer 165 is also provided on the same surface 124H.例文帳に追加

また、同じ表面１２４Ｈに、略ベタ状の接地プレーン層１６５を備える。 - 特許庁

Also, the wiring board 101 has a nearly completely spread grounding plane layer 165 on the same surface 124H.例文帳に追加

また、同じ表面１２４Ｈに、略ベタ状の接地プレーン層１６５を備える。 - 特許庁

The photoconductor includes a substrate; a ground plane layer; an undercoat layer over the ground plane layer; a charge generating layer; and at least one charge transport layer, wherein the undercoat layer contains an aminosilane and a phosphonate.例文帳に追加

基板と、グラウンドプレーン層と、グラウンドプレーン層上の下引き層と、電荷発生層と、少なくとも１つの電荷輸送層とを含み、下引き層がアミノシランおよびホスホネートを含む光導電体。 - 特許庁

The photoconductor includes a substrate; a ground plane layer; an undercoat layer over the ground plane layer; a charge generating layer; and at least one charge transport layer, wherein the undercoat layer contains an aminosilane and a crosslinked acrylic resin.例文帳に追加

基板と、グラウンドプレーン層と、該グラウンドプレーン層上の下引き層と、電荷発生層と、少なくとも１つの電荷輸送層と、を含み、前記下引き層が、アミノシランおよび架橋アクリル樹脂を含む、光導電体。 - 特許庁

A semiconductor chip 2 is flip-chip bonded to the plane layer 5 of the insulating tape 1 and terminals 8, 9, 10 on the bottom surface of the semiconductor chip 2 are connected to the plane layer 5, the wiring patterns 6, 7, respectively.例文帳に追加

半導体チップ２が絶縁テープ１のプレーン層５上にフリップチップボンディングされ、半導体チップ２の裏面の端子８，９，１０が、プレーン層５，配線パターン６，７にそれぞれ接続されている。 - 特許庁

The flexible circuit 140 includes a ground plane layer 168 with holes 172 arranged below a signal transmission layer 162 at a certain distance.例文帳に追加

柔軟回路１４０は、信号伝達層１６２から離間されてその下に配置された穴付きの接地平面層１６８を含む。 - 特許庁

The terminal 8 of the semiconductor chip 2 is connected to a solder ball 15 via the plane layer 5 by a wiring which becomes a ground-based wiring.例文帳に追加

半導体チップ２の端子８からは、プレーン層５を介してはんだボール１５に接続され、これが接地系配線となる。 - 特許庁

Since wiring is integrated through the plane layer 46, wiring density can be increased and the number of bumps 56 can be decreased.例文帳に追加

プレーン層４６を介して配線を統合するため、配線密度を高めることができると共に、バンプ５６の数を削減することができる。 - 特許庁

A second signal is impressed to the protecting plane layer so that capacitive coupling between the signal layer and common electrode is lowered.例文帳に追加

第２の信号が保護プレーン層に印加され、それにより信号層と共通電極間の容量結合を低下させる。 - 特許庁

Thus, since one plane layer is unnecessitated, as a result, the number of layers required for the multilayered substrate can be reduced.例文帳に追加

このようにして、１つのプレーン層が不要となった結果、多層基板に必要な層数を減らすことができる。 - 特許庁

To provide a multilayer build-up wiring board which is possessed of a plane layer and an interlayer insulating layer that is hardly deteriorated in insulating properties.例文帳に追加

プレーン層を有し、層間樹脂絶縁層の絶縁劣化の生じない多層ビルドアップ配線板を提供する。 - 特許庁

A plane layer 158P for power source is thickened to reduce the amount of resistance, thus making it possible to improve power supplying capacity.例文帳に追加

電源用プレーン層１５８Ｐを厚くし抵抗分を低減することで、ＩＣチップ９０への電源の供給能力が向上させることができる。 - 特許庁

The stamper has a patterned layer made of a hard material and a back plane layer made of a compressible material.例文帳に追加

スタンパは、硬質材料からなるパターン形成された層、および圧縮可能な材料の背面層を有する。 - 特許庁

In a multilayer circuit board 5 provided with an insulating substrate 10 and a ground plane layer 12 formed inside the insulating substrate 10, a conductor portion 16 which conducts into the ground plane layer 12 is formed on the side surface of circumferential portion of the insulating substrate 10.例文帳に追加

絶縁基板１０と、この多層プリント基板１０の内部に形成されたグランドプレーン層１２とを備えている多層プリント基板５において、絶縁基板１０の周縁部の側面にグランドプレーン層１２に導通する導体部１６を形成した。 - 特許庁

Further, the interlayer resin insulation layer 60 is hardly peeled off (delaminated) because adhesion between the plane layer 53 and the upper layer of the interlayer resin insulation layer 60 is increased for the recess 50a of the via hole 50A formed at the plane layer 53 serves as an anchor.例文帳に追加

更に、プレーン層５３に形成されるバイアホール５０Ａの窪み５０ａがアンカーとなってプレーン層５３と上層の層間樹脂絶縁層６０との密着性を高めるため、該層間樹脂絶縁層６０に剥離（デラネーション）が生じ難い。 - 特許庁

A plane layer 2 in an adjacent region (B) under a forming region of a wiring pattern (T) 6 for measurement is so patterned that the percentage of residual copper matches that of the plane layer 2 in an adjacent region (A) under a forming region of a signal wiring pattern (S) 1 of a measuring object.例文帳に追加

測定用配線パターン（Ｔ）６の形成領域下の近傍領域（Ｂ）におけるプレーン層２は、その残銅率が、測定対象の信号配線パターン（Ｓ）１の形成領域下の近傍領域（Ａ）におけるプレーン層２の残銅率と合うようにパターニングされている。 - 特許庁

To instantaneously decide whether a bypass capacitor is valid or invalid even in a complex power supply plane layer or in a ground plane layer, by enabling the impedance between a power supply pin and a ground pin of an IC wherein the bypass capacitor being inserted to be computed so that it coincides with the actual measurement result.例文帳に追加

バイパスコンデンサが挿入されたＩＣの電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようにして、複雑な電源プレーン層やグランドプレーン層でも瞬時に、バイパスコンデンサの有効無効を判定すること。 - 特許庁

The surface of the multilayer printed wiring board is made flat when resin for forming an interlayer resin insulation layer 60 is applied on the layer of a plane layer 53 in a manufacturing process because the resin is escaped into the recess 50a of a via hole 50A of the plane layer 53 and the thickness of the interlayer insulation layer 60 can be made uniform.例文帳に追加

また、製造工程においてプレーン層５３の上層に層間樹脂絶縁層６０を形成する樹脂を塗布する際に、プレーン層５３のバイアホール５０Ａの窪み５０ａ内へ樹脂を逃がすこができるため、層間樹脂絶縁層６０の厚みを均一にでき、多層プリント配線板の表面を平坦に形成することが可能となる。 - 特許庁

The inductance of a wire is computed from printed board design data 103; the capacitance is computed between the power supply plane layer and the ground plane layer; and the relation is computed between the impedance between the power supply pin and the ground pin of the IC and the frequency from the characteristics of the bypass capacitor, the inductance of each wire, and the capacitance between the plane layers.例文帳に追加

プリント基板設計データ１０３から配線のインダクタンスのを計算し、電源プレーン層とグランドプレーン層間の静電容量を計算し、バイパスコンデンサの特性と、各配線のインダクタンスとプレーン層間の静電容量から、ＩＣの電源ピンとグランドピンとの間のインピーダンスと周波数との関係を計算する。 - 特許庁

A plane layer 5 and wiring patterns 6, 7 formed in the shape of many slim lines in the peripheral region of the layer 5 are formed on the top surface of a flexible insulating tape 1.例文帳に追加

可撓性を有する絶縁テープ１の上面に、プレーン層５と、その周辺にあたる領域に形成されている多数の細い線状の配線パターン６，７が設けられている。 - 特許庁

A first conductive layer (signal layer) and a second conductive layer (protecting plane layer) are integrated on the substrate and arranged between the first substrate and common electrode.例文帳に追加

第１の導電層（信号層）及び第２の導電層７３（保護プレーン層）が、第１の基板上に一体化され、第１の基板と共通電極間に配置される。 - 特許庁

The holes 172 of the ground plane layer 168 heightens flexibility especially in interconnection interfaces 141, 143 so as to increase compliance of the connector 100.例文帳に追加

この接地平面層１６８の穴１７２は、特に相互接続界面１４１、１４３においてその柔軟性を高めて、コネクタ１００のコンプライアンスを増加する。 - 特許庁

To provide a multilayer printed board which comprises a plurality of solid plane layers and signal via holes, in which the transmission loss of signal via holes due to parallel plate resonance of the solid plane layer is improved.例文帳に追加

複数のべたプレーン層、及び、信号ビアホールを有する多層プリント基板において、べたプレーン層の平行平板共振による信号ビアホールの透過損失が改善された多層プリント基板を提供する。 - 特許庁

A plane layer 46 for connecting a plurality of vias 42 formed in a first insulation layer 36 with copper plating posts 50 formed on the surface of a second insulation layer 36 is formed on the surface of the first insulation layer 36.例文帳に追加

第１絶縁層３６の表面に、第１絶縁層３６に形成された複数のビア４２と第２絶縁層３６の表面に形成される銅めっきポスト５０とを接続するためプレーン層４６を形成する。 - 特許庁

The photoconductor includes a supporting substrate, an optional ground plane layer, an optional hole blocking layer, a photogenerating layer, and at least one charge transport layer, wherein the charge transport layer contains a polyalkylene glycol benzoate.例文帳に追加

支持基板、随意的接地板層、随意的ホールブロック層、光生成層、および少なくとも1つの電荷輸送層を含み、さらに、電荷移動層がポリアルキレングリコールベンゾエートを含む光伝導体。 - 特許庁

To prevent a curling phenomenon in a photoconductor which includes a supporting substrate, an optional ground plane layer, an optional hole blocking layer, an optional adhesive layer, a photogenerating layer, and at least one charge transport layer.例文帳に追加

支持基板、任意のグラウンドプレーン層、任意の正孔阻止層、任意の接着層、光生成層、および少なくとも１つの電荷輸送層を有する光導電体のカール現象を防止する。 - 特許庁

The grounding plane layer 165 is connected respectively with grounding IC connection terminals 131G of the IC connection terminals 131, and with grounding capacitor connection terminals 137G of the capacitor connection terminals 137, and is set as a grounding potential.例文帳に追加

この接地プレーン層１６５は、ＩＣ接続端子１３１のうち接地ＩＣ接続端子１３１Ｇ、及び、コンデンサ接続端子１３７のうち接地コンデンサ接続端子１３７Ｇにそれぞれ接続し、接地電位とされる。 - 特許庁

Then, multiple routes for connecting the inside part to the outside part of a projected region 20 of a first power source plane layer 29 are formed, and the width of the route is broadened.例文帳に追加

そうすると、第１電源プレーン層２９のうち、投影領域２０内の内側部と外側部とを結ぶ経路が多く形成され、また、この経路の幅が広くされている。 - 特許庁

This grounding plane layer 165 is respectively connected to the connection terminal 131GT of the outermost grounding IC among the IC connecting terminal 131 and to the connecting terminal 137G of the grounding capacitor among the capacitor connecting terminals 137 and is set to the ground potential.例文帳に追加

この接地プレーン層１６５は、ＩＣ接続端子１３１のうち最外周接地ＩＣ接続端子１３１ＧＴ、及び、コンデンサ接続端子１３７のうち接地コンデンサ接続端子１３７Ｇにそれぞれ接続し、接地電位とされる。 - 特許庁

Besides, since a ground plane 14 is provided at the spot, where the signal line 12 is absent, of the first signal layer 9, even without providing the other plane layer between the first signal line 12 and the second signal layer 12, the second signal layer 12 can be made into strip structure held between planes.例文帳に追加

また、第１の信号層９のうち信号線１２のない箇所にはグランドプレーン１４を設けているため、第１の信号層１２と第２の信号層１２との間に別個のプレーン層を設けなくても、第２の信号層１２はプレーンによって挟み込むストリップ構造とすることができる。 - 特許庁

Since a signal line 12 of a first signal layer 9 is guided to a lower multilayered part via a through hole 15 selected on fixed conditions, even when a second signal layer 9 and the first signal layer 9 are overlapped without interposing a plane layer, a crosstalk noise does not become a problem.例文帳に追加

第１の信号層９の信号線１２は、一定条件下で選択されるスルーホール１５を経由して下多層部に導かれるため、第２信号層９と第１の信号層９とがプレーン層を介在せずに重なり合っていても、クロストークノイズは問題とならない。 - 特許庁

The viaholes 160 provided to the plane layer 58 for feeding a power are reduced in electric resistance along a route from an external board to an IC chip to feed an electric power properly to the IC chip, so that the IC chip can be protected against malfunction.例文帳に追加

プレーン層５８に複数設けられた電力供給を行うためのバイアホール１６０は、外部基板からＩＣチップまでの電気抵抗を小さくして、ＩＣチップへ適正に電力供給を行うことができるため、ＩＣチップの誤作動を防ぐことができる。 - 特許庁

This printed circuit board is provided with a first surface layer comprising an analog circuit, an analog ground, a digital circuit and an external connection connected with the outside, a second surface layer, an intermediate layer including a digital ground plane layer, and a first capacitor connected between the analog ground and the digital ground.例文帳に追加

アナログ回路と、アナロググランドと、デジタル回路と、外部に接続される外部接続部とを有する第１の表面層と、第２の表面層と、デジタルグランドプレーン層を含む中間層と、アナロググランドとデジタルグランドとの間に接続された第１のコンデンサとを備えるプリント基板が提供される。 - 特許庁