例文 (999件) |
回路試験の部分一致の例文一覧と使い方
該当件数 : 2047件
被試験半導体回路からの出力データを受ける半導体回路試験装置に複数の論理比較器を設ける。例文帳に追加
A plurality of logic comparators is provided in this instrument for testing the semiconductor circuit for receiving the output data from the tested semiconductor circuit. - 特許庁
本発明は電圧検出回路を短時間に簡単かつ正確に試験する電圧検出回路試験装置を提供する。例文帳に追加
To provide a voltage detection circuit test device for testing a voltage detection circuit simply, accurately in a short time. - 特許庁
半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム例文帳に追加
METHOD AND DEVICE FOR DEBUGGING PROGRAM FOR TESTING SEMICONDUCTOR INTEGRATED CIRCUIT AND PROGRAM FOR DEBUGGING PROGRAM FOR TESTING THE SAME - 特許庁
集積回路を有するウェーハの無線試験を行うためのウェーハ上に形成された試験回路を含む装置および方法を提供する。例文帳に追加
To provide a device including a testing circuit formed on a wafer to perform a radio test of a wafer having an integrated circuit and a method. - 特許庁
試験時間の短縮が可能なシフトスキャン方式の試験回路を備えた半導体集積回路を提供する。例文帳に追加
To provide a semiconductor integrated circuit provided with a shift-scan type testing circuit that can be shortened in testing time. - 特許庁
回路パックの電子デバイス上で試験を行うように適合された回路パック自己試験システムを提供する。例文帳に追加
To provide a circuit pack self-testing system adapted to testing on an electronic device of a circuit pack. - 特許庁
ウェーハ16の外部にある試験ユニット12、および集積回路を含むウェーハ上に製造された少なくとも1つの試験回路14を含む。例文帳に追加
A device comprises a testing unit 12 disposed outside of a wafer 16 and at least one testing circuit 14 formed on the wafer including an integrated circuit. - 特許庁
電子回路を試験する試験モジュールに起因する電子回路の動作時の電流消費を低減する方法およびデバイスを提供すること。例文帳に追加
To reduce an electric current consumption in an operation time of an electronic circuit caused by a test module for testing the electronic circuit. - 特許庁
媒体試験機能を付加した回路構成であっても従来よりも高精度の試験結果を得ることのできる加入者回路を実現する。例文帳に追加
To realize a subscriber circuit by which a test result high in accuracy can be obtained even with a circuit configuration to which a medium test function is added. - 特許庁
組み込み型メモリ試験回路において、各メモリのデータ出力端子から試験制御回路までの配線面積の増加を抑制する。例文帳に追加
To suppress increase of wiring area from a data output terminal of each memory to a test control circuit in an incorporated memory test circuit. - 特許庁
集積回路チップの試験検査装置、集積回路チップの試験検査用コンタクト構造体及びメッシュコンタクト例文帳に追加
APPARATUS AND CONTACT STRUCTURE FOR TESTING AND INSPECTING INTEGRATED CIRCUIT CHIP AND MESH CONTACT - 特許庁
試験を低コスト化できる半導体集積回路、プローブカードおよび半導体集積回路の試験方法を実現する。例文帳に追加
To realize a semiconductor integrated circuit, a probe card, and a testing method of the semiconductor integrated circuit that can make the testing of the semiconductor integrated circuit performed at a low cost. - 特許庁
集積回路試験システムは、制御コンピュータ10,集積回路試験装置20及び外部記憶装置30を有して構成されている。例文帳に追加
The integrated circuit test system comprises a control computer 10, an integrated circuit tester 20 and an external memory 30. - 特許庁
回路面積を増大させることなく、動作試験時間の短縮を図り得る試験回路を備えた半導体装置を提供する。例文帳に追加
To provide a semiconductor device provided with a test circuit in which a performance test time can be shortened without increasing a circuit area. - 特許庁
本発明の課題は、半導体集積回路の試験装置が試験パタンデータを生成して半導体集積回路へ書き込むことを目的とする。例文帳に追加
To provide a device for testing a semiconductor integrated circuit which generates test pattern data and writes the test pattern data into the semiconductor integrated circuit. - 特許庁
集積回路の試験に関し、一つの回路を分割した複数の領域間の試験を行えるようにスキャンチェーンを生成すること。例文帳に追加
To generate a scan chain so that tests between a plurality of domains obtained by dividing one circuit are performed, relative to the test of an integrated circuit. - 特許庁
回路試験方法及び回路試験装置並びにそれを実現するためのプログラムが記憶された記録媒体例文帳に追加
METHOD AND DEVICE FOR TESTING CIRCUIT, AND STORAGE MEDIUM HAVING STORED PROGRAM FOR IMPLEMENTING IT THEREON - 特許庁
簡素な回路構成で試験時間を短縮することができ、試験のための回路面積の増加を抑制することができる半導体装置を提供すること。例文帳に追加
To shorten a test time by simple circuit constitution, and to restrain a circuit area for a test from increasing. - 特許庁
本発明にかかる半導体集積回路の試験方法では、まず、高温加熱前に、被試験回路1401の遅延時間を測定する。例文帳に追加
Before high-temperature heating, delay time of a tested circuit 1401 is measured. - 特許庁
小さな回路規模で複雑な論理処理を試験できる機能試験用の回路を内蔵したICを提供する。例文帳に追加
To provide an integrated circuit(IC) incorporating a functional test circuit capable of testing a complicated logical process with a small circuit scale. - 特許庁
回路構成および回路量を簡略化しつつ、高速且つ正確に被試験デバイスの試験を行うことを目的とする。例文帳に追加
To test a device to be tested with accuracy, at high speed, while simplifying a circuit configuration and a circuit amount. - 特許庁
被測定デバイスである集積回路を試験装置に実装した場合の接点不良を検出することができる集積回路試験装置を提供する。例文帳に追加
To detect contact failure when an integrated circuit of a measured device is mounted on a testing device. - 特許庁
複数の電子部品2、2‥が試験位置に装着される試験用回路基板3と、各電子部品2と試験用回路基板3との間隔を一定に保つ間隔板4と、各電子部品2を試験位置に位置決めする位置決め板5とを下から順に積み重ねて試験用基板1を形成する。例文帳に追加
The substrate for testing is formed by piling a circuit substrate 3 for testing which a plurality of electronic parts 2, 2... are installed to the testing position, an intermediate plate 4 maintaining constant the interval between each electronic part 2 and the circuit 3 substrate for testing and a positioning plate 5 for positioning the electronic part 2 to the testing position in turn from the bottom. - 特許庁
波形入力回路、波形観測ユニット及び半導体試験装置例文帳に追加
WAVEFORM INPUT CIRCUIT, WAVEFORM OBSERVATION UNIT AND SEMICONDUCTOR TESTING DEVICE - 特許庁
半導体試験装置のタイミング校正回路及びタイミング校正方法例文帳に追加
TIMING CALIBRATION CIRCUIT AND TIMING CALIBRATION METHOD OF SEMICONDUCTOR TESTING DEVICE - 特許庁
被試験信号CH1〜CH4をA/D変換器531-534及びトリガ回路520に供給する。例文帳に追加
Signals to be tested CH1-CH4 are supplied to A/D converters 531-534 and a trigger circuit 520. - 特許庁
半導体装置およびその試験方法、および半導体集積回路例文帳に追加
SEMICONDUCTOR DEVICE, ITS TESTING METHOD, AND SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁
ドライバ・コンパレータ回路およびそれを用いた試験装置例文帳に追加
DRIVER COMPARATOR CIRCUIT AND TESTING APPARATUS USING THE SAME - 特許庁
フォトMOSリレー駆動回路およびそれを用いた半導体試験装置例文帳に追加
PHOTO MOS RELAY DRIVE CIRCUIT, AND SEMICONDUCTOR TEST DEVICE USING THE SAME - 特許庁
温度検出回路およびその試験方法、並びに半導体装置例文帳に追加
TEMPERATURE DETECTION CIRCUIT, ITS TESTING METHOD, AND SEMICONDUCTOR DEVICE - 特許庁
半導体装置、半導体装置のテスト回路、及び試験方法例文帳に追加
SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE TEST CIRCUIT, AND TEST METHOD - 特許庁
レーザーダイオードドライバー用集積回路の試験方法例文帳に追加
TEST METHOD OF INTEGRATED CIRCUIT FOR LASER DIODE DRIVER - 特許庁
可変遅延回路、その設定方法及び半導体試験装置例文帳に追加
VARIABLE DELAY CIRCUIT, ITS SETTING METHOD AND SEMICONDUCTOR TEST DEVICE - 特許庁
テスト回路を備える半導体装置および半導体装置の試験装置例文帳に追加
SEMICONDUCTOR DEVICE PROVIDED WITH TEST CIRCUIT AND TEST DEVICE FOR SEMICONDUCTOR DEVICE - 特許庁
入力バッファ回路、及び半導体装置の動作試験方法例文帳に追加
INPUT BUFFER CIRCUIT AND METHOD FOR OPERATION TEST OF SEMICONDUCTOR DEVICE - 特許庁
光MOSFETリレー駆動回路および半導体試験装置例文帳に追加
OPTICAL MOSFET RELAY DRIVING CIRCUIT AND SEMICONDUCTOR TESTING DEVICE - 特許庁
タイミング信号発生装置及び半導体集積回路試験装置例文帳に追加
TIMING SIGNAL GENERATOR AND SEMICONDUCTOR INTEGRATED CIRCUIT TESTING DEVICE - 特許庁
電圧駆動回路、電圧駆動装置および半導体デバイス試験装置例文帳に追加
VOLTAGE DRIVING CIRCUIT, VOLTAGE DRIVER AND SEMICONDUCTOR DEVICE TEST DEVICE - 特許庁
複合半導体集積回路装置、及びその接続試験方法例文帳に追加
COMPOSITE SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS CONNECTION TESTING METHOD - 特許庁
半導体集積回路、試験方法、情報処理装置、及びプログラム例文帳に追加
SEMICONDUCTOR INTEGRATED CIRCUIT, TEST METHOD, INFORMATION PROCESSOR, AND PROGRAM - 特許庁
半導体集積回路の金属膜の試験による製造管理方法例文帳に追加
MANAGEMENT OF MANUFACTURE BY TESTING METAL FILM OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁
半導体集積回路及びそれに用いる入力特性試験方法例文帳に追加
SEMICONDUCTOR INTEGRATED CIRCUIT AND TESTING METHOD FOR INPUT CHARACTERISTICS USING THE SAME - 特許庁
衝突試験用ダミーのためのフレキシブルプリント回路ケーブルシステム例文帳に追加
FLEXIBLE PRINTED CIRCUIT CABLE SYSTEM FOR CRASH TESTING DUMMY - 特許庁
半導体集積回路試験装置及びその自己診断方法例文帳に追加
SEMICONDUCTOR INTEGRATED CIRCUIT TESTER AND SELF- DIAGNOSIS METHOD THEREFOR - 特許庁
シーケンス制御回路、パターン発生装置、及び半導体試験装置例文帳に追加
SEQUENCE CONTROL CIRCUIT, PATTERN GENERATING DEVICE, AND SEMICONDUCTOR TESTING DEVICE - 特許庁
2W多機能電話機用デジタルライン回路試験方式例文帳に追加
SYSTEM FOR TESTING DIGITAL LINE CIRCUIT FOR 2W MULTIFUNCTIONAL TELEPHONE SET - 特許庁
キャリブレーション回路、キャリブレーション方法、及び試験装置例文帳に追加
CALIBRATION CIRCUIT, CALIBRATION AND TESTING DEVICE - 特許庁
半導体装置の試験方法、中継回路、及びプローブカード例文帳に追加
TEST METHOD OF SEMICONDUCTOR DEVICE, RELAY CIRCUIT, AND PROBE CARD - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |