「回路試験」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

レシーバ回路の速度試験をドライバ回路の接続無しに行えるようにすること。例文帳に追加

To perform a speed test of a receiver circuit, without the connections of the driver circuit. - 特許庁

確実に回路板モジュールの損傷を防ぐ回路板モジュール自動試験システムを提供する。例文帳に追加

To provide a circuit board module automatic testing system capable of preventing surely damage of a circuit board module. - 特許庁

ＱＰＳＫ送信器／受信器集積回路を自己校正、試験する方法及び回路が提供される。例文帳に追加

A method and a circuit for self-calibrating and testing QPSK transmitter/receiver integrated circuit are provided. - 特許庁

集積回路実装基板における信号伝送方法、集積回路実装基板及び半導体試験装置例文帳に追加

SIGNAL TRANSMITTING METHOD ON INTEGRATED CIRCUIT MOUNTING BOARD, INTEGRATED CIRCUIT MOUNTING BOARD AND SEMICONDUCTOR TEST INSTRUMENT - 特許庁

リアルセルアレイとパリティセルアレイを有するメモリ回路の試験回路を提供する。例文帳に追加

To provide a test circuit of a memory circuit having a real cell array and a parity cell array. - 特許庁

半導体集積回路のインバータ回路に含まれるトランジスタの加速試験を効率化する。例文帳に追加

To make efficient the acceleration tests of transistors, included in inverter circuits of semiconductor integrated circuits. - 特許庁

研磨装置、研磨材を備えた回路基板試験装置、及び研磨工程を備えた回路基板製造方法例文帳に追加

POLISHING DEVICE, CIRCUIT BOARD TESTING DEVICE PROVIDED WITH ABRASIVE, AND CIRCUIT BOARD MANUFACTURING METHOD PROVIDED WITH POLISHING STEP - 特許庁

半導体チップの少なくとも２つは、接続試験回路とスイッチ回路とを有している。例文帳に追加

At least two of the semiconductor chips have a connection test circuit and a switch circuit. - 特許庁

内部クロック発生回路を備え、実動作試験が、安定して正確に行える集積回路の実現。例文帳に追加

To achieve an integrated circuit equipped with an internal clock generation circuit for stably and accurately executing an actual operation test. - 特許庁

同様に、ゲート回路３０の出力側が制御試験回路４０に接続される。例文帳に追加

In the same way, an output side of a gate circuit 30 is connected to a control test circuit 40. - 特許庁

また、選択回路６０２によって、試験対象となる半導体回路１０２を選択する。例文帳に追加

Semiconductor circuits 101 to be tested are selected by a selection circuit 602. - 特許庁

本発明は、試験装置に関し、特に半導体ウエハ上に形成された集積回路の試験装置に適用して、小さな振幅により試験信号を試験対象に印加する場合でも、確実に所望する信号レベルにより試験信号を印加することができるようにする。例文帳に追加

To enable sure application of test signals from desired signal levels, even when applying test signals with low amplitude to an object to be tested, by especially applying a test device of integrated circuits formed on a semiconductor wafer, with respect to the test device. - 特許庁

試験ボード２は、搭載される半導体装置４に応じて、半導体装置４に対応する試験プログラムを半導体試験装置３に要求し、要求した試験プログラムを半導体試験装置３に読み出し指令させるインターフェース回路５を有する。例文帳に追加

The test board 2 includes an interface circuit 5 which requests the test program corresponding to the semiconductor device 4 from the semiconductor testing device 3 in accordance with the semiconductor device 4 to be mounted thereon, and which instructs the semiconductor testing device 3 to read out the requested test program. - 特許庁

主コイル１１の性能を試験するための試験用コイル１２を主コイル１１の近傍に予め配置し、試験用コイル１２に試験用信号を送り、これを受信した主回路の検知レベルを測定することによって試験制御部３３Ａが良否判定を行う。例文帳に追加

A test coil 12 for testing the performance of a main coil 11 is mounted near the main coil 11 in advance, a test signal is transmitted to the test coil 12, and a test control part 33A determines the quality by measuring a detection level of the main circuit receiving the test signal. - 特許庁

試験される電子装置が本来の装置機能として動作できると共に、試験時には電圧マージン試験手段から制御可能とし、かつ試験手段そのものが劣化防止構造を備えた電圧マージン試験回路と劣化診断装置。例文帳に追加

To provide a voltage margin test circuit capable of operating an electronic device under test as a primary device function, capable of controlling it from a voltage margin test means at the time of a test, and provided with a deterioration preventing structure on the test means itself. - 特許庁

複数の集積回路試験装置を協調動作させる場合において、マスタとなる集積回路試験装置のマスタクロック出力回路とスレイブにおける外部同期受信回路との間に可変遅延回路２０を設ける。例文帳に追加

When operating a plurality of IC test devices cooperatively, a variable delay circuit 20 is provided between a master clock output circuit of an IC test device to be a master and an external synchronous reception circuit of a slave. - 特許庁

複数のメモリセルからなる被試験回路とＢＩＳＴ回路とを有する半導体集積回路であって、被試験回路を小型化可能な半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit, which has a circuit to be tested composed of plural memory cells and a BIST(built-in self test) circuit, wherein the circuit to be tested can be made compact. - 特許庁

複雑な回路を必要としないで、半導体集積回路の内部バス試験を効率よく実行することのできる内部バス試験装置及び内部バス試験方法を提供する。例文帳に追加

To provide a device and a method for testing an internal bus capable of effectively performing a test for the internal bus of a semiconductor integrated circuit without requiring a complicated circuit. - 特許庁

バーンイン試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供する。例文帳に追加

To provide a semiconductor integrated circuit testing device and a test method capable of shortening furthermore a time required for a burn-in test, and hereby reducing a manufacturing cost of the semiconductor integrated circuit. - 特許庁

ＤＣ特性試験に要する時間を短縮でき、ＤＣ特性試験に必要な測定回路を有さないテスタでも試験が行える集積回路の実現を目的とする。例文帳に追加

To realize an integrated circuit which reduces the time for DC performance test, tests even with a tester having no testing circuit necessary for DC performance test. - 特許庁

半導体試験回路の数が増加したとしても装置を取り替えることなく試験を行うことができるとともに、従来の装置にも対応することができる半導体集積回路試験装置を提供する。例文帳に追加

To provide a semiconductor integrated circuit tester capable of testing without replacing the tester even when number of semiconductor testing circuits is increased and dealing with a conventional tester. - 特許庁

２Ｗ多機能電話機用デジタルライン回路の試験の無人化、自動化、試験時間の短縮化を期す２Ｗ多機能電話機用デジタルライン回路試験方式を提供すること。例文帳に追加

To provide a digital line circuit testing system for a 2W multifunctional telephone set which makes a test for a digital line circuit for a 2W multifunctional telephone set to be unmanned and automated and shortens test time. - 特許庁

試験装置は、第１及び第２メモリ回路３２，３３に同時に１つの試験パターンデータを供給して両メモリ回路３２，３３の動作試験を実施する。例文帳に追加

A testing device simultaneously supplies one testing pattern data to the first and second circuits 32, 33 to execute operating tests of both the circuits 32 and 33. - 特許庁

自己試験回路１０Ａによる試験が完了すると完了信号ＦＡが出力され、試験制御回路２０からのイネーブル信号ＥＡが停止され、イネーブル信号ＥＢが出力される。例文帳に追加

When a test by the self-test circuit 10A is finished, a finish signal FA is outputted, an enable-signal EA from the test control circuit 20 is stopped, and an enable-signal E is outputted. - 特許庁

そして、ロジックテスタとしての外部の試験装置１７は、上記自動書換え回路１６に試験開始指令を出力した後、ロジック回路１４の動作試験を開始する。例文帳に追加

An external testing device 17 as a logic tester outputs a test start command to the automatic rewriting circuit 16, and then starts the operation test of the logic circuit 14. - 特許庁

最終試験を所定回数繰り返す毎に行うクリーニング工程を不要とし、半導体集積回路の生産性を向上できるコンタクタ、半導体集積回路の試験方法及び試験装置を提供する。例文帳に追加

To provide a contactor for eliminating a cleaning process implemented each time a final test is repeated several times, and improving the productivity of the semiconductor integrated circuit, and a test method and a tester of the semiconductor integrated circuit. - 特許庁

表示制御基板８０には表示試験回路１２０も搭載され、表示試験回路１２０は、Ｉ／Ｏポート等を内蔵した試験用のＣＰＵ１２１と、ＣＰＵ１２１が実行するプログラム等が格納されたＲＯＭ１２２を有する。例文帳に追加

A display control substrate 80 also carries a display test circuit 120, and the display test circuit 120 has a test CPU 121 loaded with an I/O port, etc., and a ROM 122 stored with a program, etc., executed by the CPU 121. - 特許庁

ロジック回路２は、バーンイン試験専用の入力信号を生成するための回路を具備せず、スキャン試験用の入力信号を用いてバーンイン試験が行われる。例文帳に追加

A circuit for generating an input signal exclusive to the burn-in test is not provided in the logic circuit 2, and the burn-in test is carried out using an input signal for the scanning test. - 特許庁

該回路板は、試験信号を電気試験アナライザーに移すために、該回路板の第２の面に接触する多数のトランスレーター板７８及びトランスレーターピン８２を有する試験固定装置１８に載せられる。例文帳に追加

The circuit board 16 is placed on a test fixing device 18 with a large number of translator plates and translator pins which come into contact with the second surface of the circuit board 16 for transmitting a test signal to an electric test analyzer. - 特許庁

回路要素２０２を熱電効果により試験温度とする熱電素子２１０を設け、寿命試験を実行するときは熱電素子２１０の熱電効果で回路要素２０２を試験温度とする。例文帳に追加

A thermo-element 210 for heating the circuit element 202 up to the test temperature by thermoelectric effect is installed, and when a life test is executed, the circuit element 202 is heated up to the test temperature by thermoelectric effect of the thermo-element 210. - 特許庁

電源ノイズに対応して効率良く、短い試験時間で、被検査回路の回路マージンに最適な動作率で試験を行うことを可能とし、信頼性の高い試験を実現する。例文帳に追加

To achieve a highly reliable test by enabling to test at the most suitable operating ratio to a circuit margin of an circuit to be tested with an excellent efficiency against an electric power source noise in a short testing period of time. - 特許庁

被試験半導体集積回路と信号のやり取りを行うテスト回路基板の近傍にテスト補助装置（ＢＯＳＴ装置）を設け、このテスト補助装置の試験用Ｄ／Ａ変換回路と試験用Ａ／Ｄ変換回路と、測定データメモリと、解析部とをそれぞれ別の回路基板に搭載する。例文帳に追加

A test auxiliary device (BOST device) is disposed near a test circuit board for giving and receiving a signal to and from the semiconductor integrated circuit to be tested, and the testing D/A converter circuit and testing A/D converter circuit of the test auxiliary device, a measurement data memory and an analyzing part are respectively mounted on separate circuit boards. - 特許庁

被試験半導体１に送り込むための試験用波形を生成する試験用波形生成部３を有する半導体試験装置に、前記試験用波形生成部３が最終的な試験用波形を生成する過程の途中で生成する内部信号を取り出し、前記試験用波形生成部３の外部へ出力するテストログ回路６を設けた。例文帳に追加

The semiconductor testing apparatus which has the test waveform creating part 3 for creating the waveforms for the test to be fed to a semiconductor to be tested 1, is provided with a test log circuit 6 for extracting an internal signal created at a midpoint in a process in which the test waveform creating part 3 creates a final waveform for the test and outputting the internal signal to the outside of the test waveform creating part 3. - 特許庁

半導体集積回路の機能試験パタンと、外部からの比較的遅いクロック信号とを用いて、機能試験パタンの任意のサイクルでの動作周期の限界、つまり本半導体集積回路装置の遅延性能を容易に試験することができる半導体集積回路の試験回路およびその試験方法を提供する。例文帳に追加

To provide a circuit and a method for testing a semiconductor integrated circuit, which can easily test a limitation of an operation cycle, i.e., a delay characteristic of the semiconductor integrated circuit device at an arbitrary cycle in a function test pattern of the semiconductor integrated circuit, by using the function test pattern and a relatively slow clock signal input from the outside. - 特許庁

ＡＤＣ回路を有した半導体装置を低コストで試験可能な、半導体試験モジュールを提供する。例文帳に追加

To provide a semiconductor test module capable of inexpensively testing a semiconductor device having an ADC circuit. - 特許庁

信号および電力接点のアレイを有するパッケージを備えた集積回路を試験するための試験接点システム例文帳に追加

TEST CONTACT SYSTEM FOR TESTING INTEGRATED CIRCUIT WITH PACKAGE HAVING ARRAY OF SIGNAL AND POWER CONTACT - 特許庁

小さな寸法又は間隔が密な試験場所を有するプリント回路板を正確かつ安全に試験できる。例文帳に追加

To make testable printed circuit boards with test locations in a small size or with a tight space accurately and safely. - 特許庁

半導体集積回路装置の試験方法、試験システム、メモリブロックの物理マップ特定用データ構造例文帳に追加

TESTING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, TESTING SYSTEM, DATA STRUCTURE FOR SPECIFYING PHYSICAL MAP OF MEMORY BLOCK - 特許庁

動作試験用の外部抵抗素子を用意することなくＺＱキャリブレーション回路の動作試験を行える半導体装置を提供する。例文帳に追加

To provide a semiconductor device that allows the performance test of a ZQ calibration circuit without preparing an external resistive element for the performance test. - 特許庁

試験判定回路は、リアルセルアレイおよびパリティセルアレイから読み出されるデータを期待値と比較し、試験結果を判定する。例文帳に追加

A test discriminating circuit compares data read out from the real cell array and the parity cell array with an expected value, and discriminates a test result. - 特許庁

回路規模の大幅な増大を招くことなく、試験信号の印加や判定を柔軟に停止させることができる半導体試験装置を提供する。例文帳に追加

To provide a semiconductor-testing device flexibly stopping application and determination of test signals without drastically increasing a circuit scale. - 特許庁

これによって、全点灯試験後の面取り時にその配線３２の一部を除去し、試験用パッド３１を内部回路４から分離させる。例文帳に追加

Thus, the chamfering to be conducted after the all lighting test eliminates a portion of the wiring 32 and the pads 31 are separated from the circuit 4. - 特許庁

レーザ駆動回路の製作工程を中断して評価試験を必要とすることのないＩＣチップ及びその試験方法を提供する。例文帳に追加

To provide an IC chip and its test method dispensing with interruption of the manufacturing process of a laser driving circuit for performing an evaluation test. - 特許庁

ＩＣ試験回路２は、バーンイン試験前のＩＣ１Ａを簡易ファンクションテストによりプリテストする。例文帳に追加

An IC test circuit 2 pretests the IC 1A prior to a burn-in test by a simplified function test. - 特許庁

複数のＤＲＡＭマクロセルを搭載する論理混載メモリ集積回路等の機能試験を効率化し、その試験精度を高める。例文帳に追加

To improve efficiency of a functional test of a logic mixed memory integrated circuit or the like incorporating plural DRAM macro-cells and to improve accuracy of the test. - 特許庁