「除算回路」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ディジタル除算回路例文帳に追加

DIGITAL DIVISION CIRCUIT - 特許庁

除算装置およびそのための回路例文帳に追加

SUBTRACTING DEVICE AND CIRCUIT FOR THE SAME - 特許庁

許容誤差内の整数除算回路例文帳に追加

INTEGER DIVISION CIRCUIT WITH ALLOWABLE ERROR - 特許庁

回路規模の小さい除算回路を提供する。例文帳に追加

To provide a division circuit with a small circuit scale. - 特許庁

ガロア体上の元の除算演算方法および除算演算回路例文帳に追加

DIVISION CALCULATING METHOD AND DIVISION CALCULATING CIRCUIT FOR ELEMENT ON GALOIS FIELD - 特許庁

データ処理装置、除算回路および画像処理装置例文帳に追加

DATA PROCESSOR AND DIVIDING CIRCUIT AND PICTURE PROCESSOR - 特許庁

除算回路及びそれを用いた簡易復号器例文帳に追加

DIVISION CIRCUIT AND SIMPLE DECODER USING THE SAME - 特許庁

ガロア体上の元の除算演算回路例文帳に追加

ORIGINAL DIVISION ARITHMETIC CIRCUIT ON GALOIS FIELD - 特許庁

除算回路８は、加算回路６の加算結果Ｄｓをカウント回路７のカウント値Ｃで除算して平均化し、補正画像データＤｏを得る。例文帳に追加

A divider circuit 8 divides a sum Ds of the adder circuit 6 by a count C of the count circuit 7 to average the sum and to obtain corrected image data Do. - 特許庁

キャリア復調回路２０は、差動復調処理で用いる複素除算回路と、等化処理で用いられる複素除算回路とを共用化した１つの複素除算回路５６を備えている。例文帳に追加

The carrier demodulation circuit 20 is provided with a complex division circuit 56 sharing a complex division circuit used for differential demodulation processing and a complex division circuit used for equalization processing. - 特許庁

可変電流源ＣＳ１３の出力電流Ｉｂが除算の除数となり、除算回路の出力電流Ｉｏｕｔは、除算の商となる。例文帳に追加

Output current Ib of the variable current source CS13 becomes a divisor of a division, and the output current Iout of the division circuit becomes a quotient of the division. - 特許庁

除算器１３は、γ補正回路１２から出力された信号Ｓ５を、ＬＰＦ１１から出力された信号Ｓ４で除算し、除算信号を得る。例文帳に追加

A divider 13 divides an output signal S5 from a γ correction circuit 12 by an output signal S4 from an LPF 11 to produce a division signal 11. - 特許庁

除算回路１１３は、入力端子１１１に入力された入力信号を、包絡線検波回路１１２の検波結果で除算する。例文帳に追加

A division circuit 113 divides the input signal input into the input terminal 111 by a detected result of the envelope detection circuit 112. - 特許庁

右シフト回路と加算器で構成される除算回路で得られる除算結果の期待値に対する誤差を小さくすること。例文帳に追加

To reduce an error against the expected value of a division result to be obtained by a divider circuit constituted of right shift circuits and adders. - 特許庁

アナログ乗、除算回路およびそれらを用いた電力装置例文帳に追加

ANALOG MULTIPLICATION AND DIVISION CIRCUITS, AND POWER DEVICE USING THEM - 特許庁

回路規模が小さく分解能の高いアナログ除算装置を提供する。例文帳に追加

To provide an analog division device which has small circuit scale, and high resolution. - 特許庁

除算加算回路とそれを利用した高解像度デジタルアナログ変換器例文帳に追加

DIVIDE-ADD CIRCUIT AND HIGH-RESOLUTION DIGITAL-TO-ANALOG CONVERTER USING THE SAME - 特許庁

ハードウェア経費を削減することができる除算回路の提供。例文帳に追加

To provide a division circuit capable of reducing the hardware cost. - 特許庁

本発明は、非常に簡単な構成により、乗算回路、除算回路を実現する。例文帳に追加

To provide a multiplication circuit and a division circuit each with very simple configuration. - 特許庁

ラッチ回路１０１〜１０９にラッチされた画像データは、乗算回路１１７〜１２５によって、ラッチ回路１１６にラッチされた乗数データと乗算され、加算回路１２６によって加算された後、除算回路１２７で除算される。例文帳に追加

Image data latched by latch circuits 101-109 are multiplied by multiplier data latched by a latch circuit 116 by multiplying circuits 117-125, and added by an adding circuit 126, and divided by a dividing circuit 127. - 特許庁

回路規模を増大せずに、除算処理量を減少して高速な整数除算を実現する整数除算方法および整数除算装置を提供する。例文帳に追加

To provide an integer dividing method and an integer dividing device for realizing a high speed integer division by reducing the division processing amount without increasing the circuit scale. - 特許庁

アナログの第１除算回路１４２ｉおよび第２除算回路１４２ｑは、受信部１２０によって出力された位相に応じた電気信号を、受信部１２０によって出力された強度に応じた電気信号によって除算する。例文帳に追加

Analog first division circuit 142i and second division circuit 142q divide the electric signal, corresponding to the phase, output by the receiving unit 120 with the electric signal, corresponding to the intensity, output by the receiving unit 120. - 特許庁

第１ＡＤＣ１５０ｉおよび第２ＡＤＣ１５０ｑは、第１除算回路１４２ｉおよび第２除算回路１４２ｑによって除算された電気信号をデジタル変換する。例文帳に追加

A first ADC 150i and a second ADC 150q perform digital conversion upon the electric signal divided by the first division circuit 142i and the second division circuit 142q. - 特許庁

乗算器及び除算器に関し、回路規模を縮減しても、高い演算精度を得ることができる乗算器及び除算器を提供する。例文帳に追加

To provide a multiplier and a divider capable of obtaining high arith metic accuracy, even at reduction of a circuit scale. - 特許庁

また、この除算の際に切捨てられるビット幅を比較値発生回路１０８に入力し、除算の際の誤差を補正する信号を発生する。例文帳に追加

Bit width to be rounded off at the time of division is inputted to a comparing value generation circuit 108, which generates a signal for correcting an error generated at the time of the division. - 特許庁

出力されたそれぞれの信号は除算回路に入力され、ここで除算を行い{（ID1-ID2）/ max(ID1、ID2）}が出力される。例文帳に追加

The outputted signals are inputted to a dividing circuit, which performs division and outputs ((ID1-ID2)/max(ID1, ID2)). - 特許庁

参照テーブルを格段に小さくしながら、高精度の除算を行えるようにした除算回路を提供する。例文帳に追加

To provide a division circuit capable of performing highly precise division with a reduced look-up table. - 特許庁

移動平均フィルタａ６の出力信号Ｉ成分、Ｑ成分は夫々除算回路ａ１４、ａ１５に入力され、移動平均フィルタａ７の出力信号Ｐは除算回路ａ１４、ａ１５に入力され、除算出力信号（Ｉ／Ｐ）、（Ｑ／Ｐ）が二乗演算回路ａ１６に入力される。例文帳に追加

Output signals I components and Q components of a movement mean filter a6 are input into subtraction circuits a14, a15, respectively, and an output signal P of a move mean filter a7 is input to the subtraction circuits a14, a15, and subtraction output signals (I/P), (Q/P) are input into a square calculation circuit a16. - 特許庁

デジタル除算回路、および被除数と除数とから商を計算するための方法例文帳に追加

DIGITAL DIVISION CIRCUIT AND METHOD FOR CALCULATING QUOTIENT FROM DIVISOR AND DIVIDEND - 特許庁

除算回路を用いることなく、より自由度の高い平均化画素数の設定を可能とする。例文帳に追加

To set the averaged number of pixels with a high degree of freedom without using a division circuit. - 特許庁

フリッカ検出回路３は、両フィールド画像の除算処理によってフリッカ成分を検出する。例文帳に追加

A flicker detection circuit 3 detects a flicker component by division processing applied to both field images. - 特許庁

１実施形態では、回路は、除算機能が非線形機能である場合でも、全ての線形要素を含む。例文帳に追加

In one embodiment, a circuit includes all linear elements even when a division function is a nonlinear function. - 特許庁

そして、除算回路２５は第１及び第２の検波信号を割り算処理して変位測定結果を得る。例文帳に追加

A division circuit 25 provides a displacement measurement result by dividing the first and second detection signals. - 特許庁

電子回路中で乗算演算または除算演算を行う方法およびその装置例文帳に追加

METHOD AND DEVICE FOR CARRYING OUT MULTIPLICATION OR DIVISION OPERATION IN ELECTRONIC CIRCUIT - 特許庁

切上げまたは切捨て近似を用いて被除数を２ｎで除算するための回路例文帳に追加

CIRCUIT FOR DIVIDING DIVIDEND BY 2n THROUGH THE USE OF ROUND-UP OR ROUND-DOWN APPROXIMATION - 特許庁

０以上２^2n−２以下（ｎは自然数）の数値Ｘを２^n −１で除算する演算回路の提供。例文帳に追加

To provide an operation circuit for dividing a numeric figure X of ≥0 and ≤2^2n-2 (n is a natural number) by 2^n-1. - 特許庁

より簡単な回路構成かつ演算精度の高いアナログ除算器の提供を目的とする。例文帳に追加

To provide an analog divider with much simpler circuit configurations and highly precise arithmetic operation. - 特許庁

演算精度が高く、かつ回路規模を小さくすることが可能な除算装置の実現を課題とする。例文帳に追加

To provide a division device for which arithmetic accuracy is improved and a circuit scale is reduced. - 特許庁

除算チェックのためのハードウェア量を大幅に減少させ、除算器全体のチェックを行うことが可能な除算器障害検出回路を提供する。例文帳に追加

To provide a divider fault detection circuit capable of reducing a hardware amount for division check and checking the entire divider. - 特許庁

除算器４は表示媒体の表示可能最大値ｍを切替回路３の出力で除算した結果を出力し、乗算器５ａ，５ｂ，５ｃは、ＲＧＢの各入力に除算器４の出力値を乗算した結果を出力する。例文帳に追加

A divider 4 outputs a result obtained by dividing the maximum value m which can be displayed on the display medium by an output from the switch circuit 3 and multipliers 5a, 5b and 5c output results obtained by multiplying the RGB inputs by an output value from the divider 4. - 特許庁

従来の除算回路における演算時間が遅い、又は回路規模が大きくなるといった問題を解決すること。例文帳に追加

To suppress such problem that a long time is required for arithmetic operation or a large scale circuit is necessary in a conventional dividing circuit. - 特許庁

除算回路８−４においては、周波数補間回路８−３による補間結果を用いて伝送路歪み補償後の信号が生成され、除算回路２１−４においては、周波数補間回路２１−３による補間結果を用いて伝送路歪み補償後の信号が生成される。例文帳に追加

In a division circuit 8-4, a signal after transmission line distortion compensation is generated by using an interpolation result by a frequency interpolation circuit 8-3; and in a division circuit 21-4, a signal, after transmission line distortion compensation, is generated by using an interpolation result by a frequency interpolation circuit 21-3. - 特許庁

除算回路８−４においては、周波数補間回路８−３による補間結果を用いて伝送路歪み補償後の信号が生成され、除算回路２１−４においては、周波数補間回路２１−３による補間結果を用いて伝送路歪み補償後の信号が生成される。例文帳に追加

In a division circuit 8-4, a signal after transmission line distortion compensation is generated using an interpolation result by a frequency interpolation circuit 8-3, and in a division circuit 21-4, a signal after transmission line distortion compensation is generated using an interpolation result by a frequency interpolation circuit 21-3. - 特許庁

アナログ除算回路７０は、両端電圧Ｖin１の積分値を両端電圧Ｖin２の積分値で除算した値に相当する電圧Ｖdivをホールド回路８０に出力する。例文帳に追加

An analog division circuit 70 outputs a voltage Vdiv, which corresponds to an integrated value of the both-end voltage Vin1 divided by an integrated value of the both-end voltage Vin2, to a hold circuit 80. - 特許庁

除算回路２９では、加算回路２７から入力された信号値の合計を、カウンタ２８から入力された、差がしきい値以下の画素の数で除算し、画像処理装置の出力とする。例文帳に追加

A division circuit 29 divides the total of signal values inputted from the addition circuit 27 by the number of pixels which are inputted from a counter 28 and whose difference is not higher than the threshold, so that the result is made to be an output of an image processor. - 特許庁