| 意味 | 例文 |
Asynchronous circuitの部分一致の例文一覧と使い方
該当件数 : 298件
ASYNCHRONOUS TRANSFER MODE HEADER CONVERTING METHOD AND CIRCUIT USING HIGH-SPEED RETRIEVAL例文帳に追加
高速検索を用いたATMヘッダ変換方法及び回路 - 特許庁
ASYNCHRONOUS SIGNAL SAMPLING CIRCUIT AND SAMPLING METHOD USED THEREFOR例文帳に追加
非同期信号サンプリング回路及びそれに用いるサンプリング方法 - 特許庁
ASYNCHRONOUS LOGIC CIRCUIT VERIFICATION DEVICE, ITS METHOD, AND PROGRAM例文帳に追加
非同期論理回路検証装置およびその方法、並びにプログラム - 特許庁
To provide a device and a method for verifying timing of asynchronous circuit when a synchronous circuit and an asynchronous circuit are intermingled in a semiconductor integrated circuit.例文帳に追加
半導体集積回路の同期回路と非同期回路とが混在する場合、前述の非同期回路のタイミングを検証する検証装置と検証方法を提供する。 - 特許庁
To shorten the function verification time of an asynchronous circuit by reducing the number of times of the function verification of the asynchronous circuit in a meta stable state.例文帳に追加
メタステーブル状態における非同期回路の機能検証回数を減らし、非同期回路の機能検証時間を短縮する。 - 特許庁
METHOD FOR TESTING LSI EQUIPPED WITH ASYNCHRONOUS CIRCUIT, AND APPARATUS FOR EVALUATING THE LSI例文帳に追加
非同期回路を備えたLSIのテスト手法とその評価装置 - 特許庁
CIRCUIT AND METHOD FOR TRANSFERRING DATA BETWEEN ASYNCHRONOUS SYSTEMS例文帳に追加
非同期系間データ転送回路及び非同期系間データ転送方法 - 特許庁
Thus, convenience, accuracy and performance in the asynchronous circuit design are improved so as to achieve quick design and verification of the asynchronous circuit.例文帳に追加
こうして、非同期回路設計の便利性、正確さ、及び性能を増し、非同期回路の急速設計、検証の目的を達成する。 - 特許庁
VERIFICATION DEVICE FOR ASYNCHRONOUS CIRCUIT TIMING AND METHOD FOR VERIFICATION OF TIMING例文帳に追加
非同期回路のタイミング検証装置とそのタイミング検証方法 - 特許庁
To improve the operation verification accuracy of an asynchronous circuit by extracting a connection relationship between the asynchronous wirings.例文帳に追加
非同期配線間の結合関係を抽出することにより非同期回路の動作検証精度を向上させる。 - 特許庁
CELLULAR AUTOMATON, DESIGN METHOD FOR ASYNCHRONOUS CIRCUIT USING IT, AND COMPUTER例文帳に追加
セルラオートマトン、これを用いた非同期回路の設計方法、及びコンピュータ。 - 特許庁
In this way, verification of the asynchronous circuit can be carried out in a short time.例文帳に追加
これによって、短時間に非同期回路の検証が可能となる。 - 特許庁
ASYNCHRONOUS FIFO ORDER CONTROL CIRCUIT, DATA PROCESSING APPARATUS AND ASYNCHRONOUS FIFO ORDER CONTROL METHOD USED THEREFOR例文帳に追加
非同期FIFO間順序制御回路、データ処理装置及びそれらに用いる非同期FIFO間順序制御方法 - 特許庁
To enable the synchronizing circuit system to remove a starting asynchronous pulse outputted from a synchronizing circuit.例文帳に追加
同期回路から出力される最初の非同期のパルスを除去することを特徴とする。 - 特許庁
TRANSMISSION CIRCUIT FOR ASYNCHRONOUS SAMPLING TRANSMISSION, RECEIVING CIRCUIT, TRANSMISSION DEVICE, RECEPTION DEVICE, AND TRANSMISSION SYSTEM例文帳に追加
非同期サンプリング伝送用送信回路、受信回路、送信装置、受信装置及び伝送システム - 特許庁
HANDSHAKE PROTOCOL CONVERSION LOGIC CIRCUIT AND INPUT/ OUTPUT INTERFACE CIRCUIT FOR ASYNCHRONOUS LSI CHIP例文帳に追加
ハンドシェークプロトコル変換用論理回路および非同期式LSIチップ用入出力インターフェース回路 - 特許庁
INTEGRATED CIRCUIT FOR ASYNCHRONOUS SERIAL DATA TRANSFER WITH BIT LENGTH COUNTER例文帳に追加
ビット長のカウンタを備えた非同期式シリアルデータ伝送用の集積回路 - 特許庁
TRAPEZOIDAL WAVE SIGNAL GENERATING CIRCUIT AND ASYNCHRONOUS SERIAL COMMUNICATION TRANSMITTER例文帳に追加
台形波信号生成回路および非同期式シリアル通信の送信装置 - 特許庁
To provide an asynchronous packet data multiplexing circuit, capable of actualizing functions of multiplexing a variable-length asynchronous packet data having no restriction on packet occurrence intervals input into a plurality of channels, and outputting on a single line, with a small-scale circuit.例文帳に追加
入力されるパケットデータが可変長の場合、入力されるパケットデータのパケット発生間隔を制限する必要が生じる。 - 特許庁
HANDSHAKING SIGNAL SYNCHRONIZATION CIRCUIT BETWEEN ASYNCHRONOUS BLOCKS, AND ITS OPERATION METHOD例文帳に追加
非同期ブロック間のハンドシェイク信号同期化回路およびそれの動作方法 - 特許庁
To easily verify an asynchronous circuit in a short time after generation of a netlist.例文帳に追加
ネットリストの生成後に、非同期回路を短時間に容易に検証する。 - 特許庁
To eliminate glitch noise from an asynchronous input signal by an input circuit.例文帳に追加
非同期入力信号に含まれるグリッジノイズを、入力回路で除去する。 - 特許庁
To improve processing speed of a two-phase asynchronous circuit and to suppress an increase in circuit scale.例文帳に追加
2相式の非同期式回路の処理速度を向上させると共に、回路規模の増大を抑制する。 - 特許庁
To provide an asynchronous signal interface circuit with a simple circuit configuration and capable of sure data transfer.例文帳に追加
回路構成が簡単で確実なデータ転送が可能な非同期信号インタフェース回路を提供する。 - 特許庁
An asynchronous path is detected based on design data, and on the asynchronous path, an external control synchronizer 10 and a control circuit 15 are arranged.例文帳に追加
設計データに基づき、非同期パスが検出され、非同期パス上に外部制御シンクロナイザ10と、制御回路15とが配置される。 - 特許庁
To enhance asynchronous transfer mode ATM cell extraction performance in a wireless asynchronous transfer mode WATM or a radio environment with a high error rate by realizing a frame synchronization algorithm in the form of an application specific integrated circuit ASIC.例文帳に追加
フレーム同期アルゴリズムをASICに具現して、エラー率の高い無線環境又はWATMでのATMセル抽出性能を向上する。 - 特許庁
APPARATUS AND METHOD FOR VERIFYING ASYNCHRONOUS CIRCUIT AND VERIFICATION PROGRAM THEREOF例文帳に追加
非同期回路の検証装置、非同期回路の検証方法およびその検証プログラム - 特許庁
For an asynchronous level signal 4, a synchronized level signal is generated by a synchronization circuit 40.例文帳に追加
非同期レベル信号4を同期化回路40で同期化レベル信号を生成する。 - 特許庁
The asynchronous circuit design tool includes a translator provided with a conversion means which converts codes described in an asynchronous circuit design language, where primitives allowing communication between asynchronous processes are added to the hardware description language for synchronous circuit design, to the hardware description language for synchronous circuit design.例文帳に追加
非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。 - 特許庁
To provide an asynchronous circuit design tool with which an engineer accustomed to a hardware description language for synchronous circuit design widely spreading in the industrial field designs an asynchronous circuit relatively easily.例文帳に追加
産業界に広く普及している同期回路設計のハードウエア記述言語に習熟している技術者が比較的容易に非同期回路設計を行うための非同期回路設計ツールを提供する。 - 特許庁
A circuit partitioning unit 30 partitions an asynchronous circuit to be verified into a plurality of partitioned block circuits.例文帳に追加
回路分割部30によって、検証対象の非同期回路を分割した複数のブロック回路に分割する。 - 特許庁
The counter circuit 100 comprises a synchronous counter section 110, an asynchronous counter section 120, and a synchronization circuit section 130k.例文帳に追加
カウンタ回路100を同期カウンタ部110、非同期カウンタ部120、及び同期化回路部130kで構成する。 - 特許庁
A microcomputer 10 includes an asynchronous receiver transceiver circuit (UART) 11 for serial communication as a communication circuit.例文帳に追加
マイコン10は、通信用回路として非同期シリアル通信用送受信回路(UART)11を備えている。 - 特許庁
To provide an asynchronous integrated upsizing circuit to be suitably employed in a system-on-chip.例文帳に追加
システムオンチップに採用するのに適する非同期統合アップサイジング回路を提供する。 - 特許庁
To provide an integrated circuit for asynchronous serial data transmission with a bit length counter.例文帳に追加
ビット長のカウンタを備えた非同期式シリアルデータ伝送用の集積回路を提供する。 - 特許庁
PROCESSING SPEED STABILIZING APPARATUS OF ASYNCHRONOUS CIRCUIT, AND VEHICLE-MOUNTED ELECTRONIC APPARATUS FOR MOUNTING THE SAME例文帳に追加
非同期回路の処理速度一定化装置及びそれを搭載した車載用電子装置 - 特許庁
CLOCK ASYNCHRONOUS SWITCHING DEVICE, CIRCUIT AND METHOD FOR CANCELING NOISE, AND PROGRAM例文帳に追加
クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラム - 特許庁
To provide a duty ratio correction circuit capable of correcting the duty ratio of an asynchronous signal.例文帳に追加
非同期信号のデューティ比を補正可能なデューティ比補正回路を提供すること。 - 特許庁
To provide an asynchronous pulse signal capturing circuit the eliminates the need for a feedback loop configuration and outputs a synchronous pulse synchronized with a dynamic clock against a close asynchronous pulse.例文帳に追加
フィードバックループ構成が不要であり、また、近接する非同期パルスに対し確実に動作クロックに同期した同期パルスを出力する。 - 特許庁
A second formal verification unit 36 performs a formal verification of circuit behavior on an asynchronous verification model representing the asynchronous circuit to be verified which is the combination of such verification models.例文帳に追加
第2形式検証部36によって、検証用モデルを組み合わせた、検証対象の非同期回路を表わす非同期検証用モデルに対して、回路動作の形式検証を行う。 - 特許庁
To provide an asynchronous signal synchronizing and multiplexing method and device capable of processing a plurality of asynchronous signals without increasing a circuit scale.例文帳に追加
複数の非同期信号の処理が回路規模を増大させることなく実行可能となる非同期信号の同期化多重方法および装置を提供する。 - 特許庁
To provide an asynchronous data reception interface circuit that can surely capture data independently of a clock speed or phase in asynchronous data communication.例文帳に追加
非同期データ通信において、クロックの速度や位相によらず、確実にデータを取り込むことが可能な非同期データ受信インタフェース回路を提供すること。 - 特許庁
The asynchronous circuit design tools include a translator provided with a transformation means for transforming a code written in an asynchronous circuit design language, which is based on a standard HDL and includes minimal primitives for allowing the communications between asynchronous processes, into a code written in a standard HDL, which is for synchronous circuit design.例文帳に追加
非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。 - 特許庁
A post-correction circuit modeling section 1c generates a modeled post-correction circuit by replacing at least a part of FF(flip-flop) before and after the asynchronous section extracted by the asynchronous section extraction part 1b with a combinational circuit.例文帳に追加
修正後回路モデリング部1cは、非同期箇所抽出部1bで抽出した非同期箇所の前後のFFの少なくとも一部を組合せ回路に置き換えてモデリング済修正後回路を生成する。 - 特許庁
To provide an asynchronous superconductive logic circuit that can reduce power overhead and attain a high density configuration.例文帳に追加
電力オーバーヘッドを低減し、高密度化が可能な非同期超伝導論理回路を提供する。 - 特許庁
A clock asynchronous type circuit 1 performs data read operation according to a read control signal READ.例文帳に追加
クロック非同期型回路1は、リード制御信号READに基づいてデータリード動作を行う。 - 特許庁
To provide the asynchronous circuit of which a clock generator is not required, which is suitable for the asynchronous circuit with low-power consumption and which is easy to achieve hazard countermeasures and estimation of delays, and which is simple to design.例文帳に追加
クロックジェネレータ不要で消費電力が小さい非同期回路に好適であって、ハザード対策及び遅延の見積もりが容易で設計が簡単な非同期回路を提供することを目的としている。 - 特許庁
To solve a problem of a conventional phase frequency synchronizing circuit that it takes a long time to reach synchronization from an asynchronous state, because a loop filter constant suitable for the asynchronous state cannot be selected.例文帳に追加
位相周波数同期回路において、非同期状態に対応したループフィルタ定数を選べないため、非同期状態から同期するまでの時間が長くなる。 - 特許庁
To provide an asynchronous packet data multiplexer circuit that can reduce the number of components by writing input data to one memory in time division in the case of multiplexing asynchronous packet data received through channels.例文帳に追加
複数チャネルで入力される非同期パケットデータを多重化するにあたり入力データを時分割で1個のメモリに書き込むことで部品点数の削減を図る。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|