「BLC」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Selection of a write column is performed in the non- activation state of the sense amplifier 3, write data are written in the pair of bit lines BLt/BLc belonging to a selected column when the sense amplifier 3 is in a non-activation state.例文帳に追加

そして、書き込みカラムの選択をセンスアンプ３が非活性状態のときに行い、書き込みデータを選択されたカラムに属するビット線対BLt/BLcに、センスアンプ３が非活性状態のときに書き込む。 - 特許庁

To change the shutter speed to low when AGC voltage becomes maximum without operation of a BLC(back light compensation) function.例文帳に追加

ＢＣＬ機能が動作せずにＡＧＣ電圧が最大になったときシャッター速度を低速に移行する。 - 特許庁

A plurality of BLC generating circuits 4 are provided correspondingly to respective control areas CA of the memory cell array 1, each of BLC generating circuits inputs the potential of a cell source line CELSRC in a corresponding control area, then individually generates and outputs the bit line control signal BLC in each control area in accordance with input voltage of the cell source line CELSRC in each control area.例文帳に追加

ＢＬＣ発生回路４は、メモリセルアレイ１の各制御領域ＣＡに対応して複数設けられ、各ＢＬＣ発生回路が、対応する制御領域内のセルソース線ＣＥＬＳＲＣの電位をそれぞれ入力し、入力された各制御領域内のセルソース線ＣＥＬＳＲＣの電圧に応じて各制御領域内のビット線制御信号ＢＬＣを個別に生成し出力する。 - 特許庁

The SRAM cell includes a first wordline wl_1, a second wordline wl_2, a first bitline blt and a second bitline blc.例文帳に追加

ＳＲＡＭセルは、第１ワード線ｗｌ＿１と、第２ワード線ｗｌ＿２と、第１ビット線ｂｌｔと、第２ビット線ｂｌｃと、を含む。 - 特許庁

The invention provides a method for screening for therapeutic agents useful in the treatment of bladder cancer, method for treating bladder cancer and method for vaccinating a subject against bladder cancer by using the BLC-associated gene having unique altered expression patterns in bladder cancer cells with lymph-node metastasis.例文帳に追加

さらに、リンパ節転移を有する膀胱癌細胞において独特な発現パターン変化を有するBLC関連遺伝子を用いて、膀胱癌の治療において有用な治療薬をスクリーニングする方法、膀胱癌を治療する方法、および対象に膀胱癌のワクチン接種をする方法を提供する。 - 特許庁

Not only common gates 11 and 12 are bent, but they are rotated with respect to the longitudinal direction of bit lines BLT and BLC by about 45 degrees.例文帳に追加

共通のゲート１１，１２が折り曲げられているだけでなく、ビットラインＢＬＴ，ＢＬＣの長手方向に対し約４５゜旋回されている。 - 特許庁

The action cards include strike cards STC and ball cards BLC showing whether or not balls thrown by the pitcher will pass a strike zone.例文帳に追加

複数枚のアクションカードは、投手が投げるボールがストライクゾーンを通るものか否かを表示するストライクカードＳＴＣとボールカードＢＬＣとを含んでいる。 - 特許庁

The bit line control circuit BLC(1U,1) performs operation control on the first memory cell array when the first and second control signals are activated; the bit line control circuit BLC(1U,2) performs operation control on the second memory cell array when the first and third control signals are activated.例文帳に追加

ビット線制御回路ＢＬＣ（１Ｕ，１）は、第１及び第２の制御信号が活性化された場合に第１のメモリセルアレイに対する動作制御を行い、ビット線制御回路ＢＬＣ（１Ｕ，２）は、第１及び第３の制御信号が活性化された場合に第２のメモリセルアレイに対する動作制御を行う。 - 特許庁

In the lead 20 of the lead frame, leads 24, 25, and 26 are formed to have nearly octagonal cross sections through collapsing steps of the upper and bottom corners URC, ULC, BRC, and BLC of the lead 20 by means of a press machine.例文帳に追加

リードフレームのリード部２０は、プレス機で上下の角部ＵＲＣ，ＵＬＣ，ＢＲＣ，ＢＬＣの潰し工程を経てそれぞれのリード２４，２５，２６の断面形状が概ね八角形に形成される。 - 特許庁

In a sense amplifier 3, initial charging is performed for bit lines BL in respective control areas of the memory cell array 1 by a charge voltage controlled by respective individual bit line control signals BLC.例文帳に追加

センスアンプ３は、メモリセルアレイ１の各制御領域内のビット線ＢＬに対してそれぞれ個別のビット線制御信号ＢＬＣにより制御された充電電圧で初期充電を行う。 - 特許庁

The cell node stage potential setting circuit 121 is constituted of expansion word lines WLHLD<0>, <1>, and NMOS transistors QN21, QN22 controlled by this and fixing bit lines BLt, BLc to VSS.例文帳に追加

セルノード段電位設定回路１２１は、拡張ワード線ＷＬＨＬＤ＜０＞，＜１＞と、これにより制御されてビット線ＢＬｔ，ＢＬｃをＶＳＳに固定するためのＮＭＯＳトランジスタＱＮ２１，ＱＮ２２により構成される。 - 特許庁

A ground terminal 204 of the inverter 20 is connected to a bit line BLT through a transistor TN3 of a bit switch 4 and a ground terminal 224 of the inverter 22 is connected to a bit line BLC through a transistor TN4 of the bit switch 4.例文帳に追加

インバータ２０の接地端子２０４はビットスイッチ４のトランジスタＴＮ３経由でビット線ＢＬＴに接続され、インバータ２２の接地端子２２４はビットスイッチ４のトランジスタＴＮ４経由でビット線ＢＬＣに接続される。 - 特許庁

A control method of the SRAM by which data is written in an antiparallel storage circuit of an SRAM memory cell via a true bit line (BLT) and a complementary bit line (BLC) or data is read from it and a SRAM cell are provided.例文帳に追加

真ビットライン（ＢＬＴ）および相補ビットライン（ＢＬＣ）を介して、ＳＲＡＭメモリセルのアンチパラレル記憶回路にデータを書き込み、またはそれからデータを読み出すＳＲＡＭの制御方法およびＳＲＡＭセルが提供される。 - 特許庁

After this procedure, by making the bit line level control signal BLC to "CELSRC + Vt + ΔBL (potential difference between the bit line BL and the source line CELSRC at the reading out)", the level of the bit line BL is set to a voltage at the reading/verifying time.例文帳に追加

この後、ビット線レベル制御信号ＢＬＣを“ＣＥＬＳＲＣ＋Ｖｔ＋ΔＢＬ（読み出し時のビット線ＢＬとソース線ＣＥＬＳＲＣとの電位差）”にして、ビット線ＢＬのレベルを読み出し／ベリファイ時の電圧に設定する。 - 特許庁

At this time, a bit line level control signal BLC is made to "CELSRC + Vt (threshold of a bit line level control transistor)" so that the bit lines BL (BLe, BLo) become the same voltage as that of the source line CELSRC.例文帳に追加

その際に、ビット線レベル制御信号ＢＬＣを“ＣＥＬＳＲＣ＋Ｖｔ（ビット線レベル制御用トランジスタのしきい値）”にして、ビット線ＢＬ（ＢＬｅ，ＢＬｏ）のレベルがソース線ＣＥＬＳＲＣと同じ電圧になるようにする。 - 特許庁

At the time of test mode, a defective cause point can be found from comparison of an expected value data and actual data by selecting the expansion word lines WLHLD<0>, <1> and performing data read-out in which a cell node, therefore, the bit lines BLt, BLc are fixed to VSS.例文帳に追加

テストモード時、拡張ワード線ＷＬＨＬＤ＜０＞，＜１＞を選択してセルノード、従ってビット線ＢＬｔ，ＢＬｃをＶＳＳに固定したデータ読み出しを行うことにより、期待値データと実際のデータとの比較から、不良原因箇所を絞ることができる。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

When information is to be written on a memory cell 100 for example, only voltage on a word line 200 connected with a gate of the cell transistor 800 of the memory cell 100 is heightened, and at the same time, voltage on a BLC line 40 or on a BLT line 50 along a column containing the memory cell 100 for writing is selectively heightened to a plurality of mutually different levels.例文帳に追加

例えばメモリセル１００に情報を書き込む場合、このメモリセル１００のセルトランジスタ８００のゲートに接続されたワード線２００の電圧のみを上昇させると共に、その書込対象のメモリセル１００が属する列に沿ったＢＬＣ線４０またはＢＬＴ線５０の電圧を選択的に複数の異なるレベルへと上昇させる。 - 特許庁

In the DOCK2 knockout mouse, a function for promoting reconstruction of an actin cell skeleton by activating Rac, a migration function of lymphocyte by chemokine stimulation of SLC, SDF-1, BLC, etc., a homing function to a secondary lymph tissue such as spleen, lymph node and Peyer patch and a transfer function of mature thymus T cell into a peripheral blood to ELC Chemokine stimulation are disordered and as a result, immunoresponse is suppressed.例文帳に追加

このＤＯＣＫ２ノックアウトマウスでは、Ｒａｃを活性化してアクチン細胞骨格の再構築を促す機能や、ＳＬＣ、ＳＤＦ−１、ＢＬＣ等のケモカイン刺激よるリンパ球の遊走機能や、脾臓、リンパ節、パイエル板等の２次リンパ組織へのホーミング機能や、ＥＬＣケモカイン刺激に対する成熟胸腺Ｔ細胞の末梢血中への移出機能が障害されており、その結果免疫応答が抑制される。 - 特許庁