「CLOCK CYCLE」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A clock circuit varies the duty cycle of the reference clock by a known duty cycle value.例文帳に追加

クロック回路は、既知のデューティ・サイクル値で基準クロックのデューティ・サイクルを変動させる。 - 特許庁

A reference clock CLK (first clock CLK) is delayed by 1/4 cycle to form a second clock CLK2.例文帳に追加

基準ＣＬＫ（第１クロックＣＬＫ）を１／４周期遅延させ第２クロックＣＬＫ２を生成する。 - 特許庁

AUTOMATIC CONTROL OF CLOCK DUTY CYCLE例文帳に追加

クロックのデューティ・サイクルの自動制御 - 特許庁

TRACKING CIRCUIT FOR PAIR OF DATA ECHO-CLOCK BEING INDEPENDENT OF CYCLE例文帳に追加

サイクル独立なデータ対エコー・クロック追跡回路 - 特許庁

HIGH-SPEED CYCLE CLOCK SYNCHRONOUS MEMORY AND MEMORY SYSTEM例文帳に追加

高速サイクルクロック同期メモリ及びメモリシステム - 特許庁

A first clock generation circuit creates a first internal clock signal in a clock cycle to which the chip select signal is supplied, and its following clock cycle by synchronizing with an outer clock signal.例文帳に追加

第１クロック発生回路は、チップセレクト信号が供給されたクロックサイクルおよびその次のクロックサイクルに、外部クロック信号に同期して第１内部クロック信号を生成する。 - 特許庁

A cycle of the data strobe signal STB is same as a cycle of the internal clock INTCLK.例文帳に追加

データストローブ信号ＳＴＢの周期は、内部クロックＩＮＴＣＬＫの周期と同一である。 - 特許庁

A second clock signal with fluctuating cycle is generated by the spread spectrum clock oscillator 18.例文帳に追加

スペクトル拡散クロック発振器１８は、周期が変動する第２のクロック信号を発生する。 - 特許庁

A first clock signal with fixed cycle is generated by a clock oscillator 17.例文帳に追加

クロック発振器１７は、一定周期の第１のクロック信号を発生する。 - 特許庁

The first clock signal has two times activation pulse in a cycle of an external clock.例文帳に追加

第１のクロック信号は、外部クロックの周期内で２回活性パルスを有する。 - 特許庁

An internal clock 14 is adjusted by a reference clock TC obtained at a cycle TW.例文帳に追加

周期ＴＷで取得される基準時刻ＴＣによって、内部時計１４の調整がなされる。 - 特許庁

A ring oscillator oscillates a shift clock with the same cycle as that of the reference clock.例文帳に追加

リング発振器は、基準クロックと同一周期のシフトクロックを発振する。 - 特許庁

An active cycle is executed at the same clock as a clock at which an external command is applied.例文帳に追加

外部コマンドが適用されるのと同じクロックでアクティブサイクルが実行される。 - 特許庁

The motor 3 generates a HIGH part by the fixed clock number in one cycle according to the clock 7.例文帳に追加

モータは、クロックにより一周期の間の一定数のクロック数だけＨＩＧＨ部分を生成する。 - 特許庁

Thereby, a cycle of the device- clock-signal in the wristwatch 10 is adjusted to a cycle of a reference clock signal in the reference timepiece 100.例文帳に追加

これにより、アナログ電子腕時計１０の機器クロック信号の周期は、基準時計１００の基準クロック信号の周期に合わせる。 - 特許庁

As to this scan test circuit, the cycle of a clock in shift operation is made shorter than the cycle of the clock in capture operation.例文帳に追加

スキャンテスト回路において、シフト動作時のクロックの周期をキャプチャ動作時のクロックの周期に比して短くする。 - 特許庁

When the time indicated by the control clock 21a coincides with the time indicated by a network clock 23, the control cycle is restored to the original control cycle T.例文帳に追加

制御時計２１ａが示す時刻と、ネットワーク時計２３が示す時刻とが一致すれば、制御周期を本来の制御周期Ｔに戻す。 - 特許庁

For example, the cycle of the clock in the shift operation is set at 20 nano-seconds while the cycle of the clock in the capture operation is set at 100 nano-seconds.例文帳に追加

例えば、シフト動作時のクロックの周期は、２０ナノ秒に設定され、キャプチャ動作時のクロックの周期は１００ナノ秒に設定される。 - 特許庁

CIRCUIT AND METHOD FOR TRIGGER EVENT IN FRACTION OF CLOCK CYCLE例文帳に追加

クロックサイクルの数分の１でイベントをトリガーする回路及び方法 - 特許庁

To transfer data of m=2^n+k bits during one clock cycle.例文帳に追加

１クロックサイクル内にｍ＝２^ｎ＋ｋビットのデータ転送を行う。 - 特許庁

To change a size of a pixel without changing a cycle of a pixel clock.例文帳に追加

画素クロックの周期を変更することなく画素のサイズを変更する。 - 特許庁

To trigger an event in a fraction of a clock cycle.例文帳に追加

クロックサイクルの数分の１でイベントをトリガーすること。 - 特許庁

The transition frequency of 2N clock cycle of gate output is then counted.例文帳に追加

つぎに、ゲート出力の２Ｎクロックサイクルの遷移回数を計数する。 - 特許庁

To make the sequence circuit operate with a short-cycle clock signal.例文帳に追加

順序回路を短い周期のクロック信号で動作させる。 - 特許庁

To transfer data synchronously with a clock cycle.例文帳に追加

クロックサイクルに同期してデータを転送できるようにする。 - 特許庁

CORRECTING DEVICE FOR CORRECTING DUTY CYCLE OF CLOCK SIGNAL例文帳に追加

クロック信号のデューティサイクルを補正するための補正装置 - 特許庁

Even when the second clock CLK2 is a clock whose cycle is different from that of the first clock CLK1 so as not to be synchronized, it can be used even in the same clock as the first clock CLK1 as the second clock.例文帳に追加

前記第２クッロクCLK2は前記第１クロックCLK1と周期が異なって同期しない相異なるクロックであっても、必要に応じて前記第２クロックとして前記第１クロックと同一のクロックでも使用できる。 - 特許庁

A counter 108 compares an actual elapsed clock count with the fixed clock cycle, and when the elapsed clock count becomes equal to the clock cycle, determines the end of pipeline processing and notifies a configuration control part 106 correspondingly.例文帳に追加

確定したクロックサイクルと実際の経過クロック数をカウンタ１０８によって比較し、経過クロック数がクロックサイクルと等しくなると、パイプライン処理の終了を判定し、構成制御部１０６へ通知する。 - 特許庁

The pixel clock is supplied to a DLL circuit 29 to generate a multilayer clock obtained by dividing a cycle of the pixel clock by 60.例文帳に追加

画素クロックをＤＬＬ回路２９に供給し、画素クロック周期を６０分割した多層クロックを生成する。 - 特許庁

To judge inside an LSI or the like that a PLL circuit is stabilized by using an originally oscillated clock (reference clock) to measure the frequency of a PLL clock by each prescribed cycle.例文帳に追加

源振クロックで所定サイクル毎に周波数を測定することで、ＰＬＬ回路が安定したことをＬＳＩ内部等で検査可能にする。 - 特許庁

The voltage generator becomes selectively effective in accordance with the first clock signal, when a cycle for the first clock signal is smaller than the cycle for the second clock signal, and becomes selectively effective in accordance with the second clock signal, when the cycle for the second clock signal is smaller than the cycle for the first clock signal.例文帳に追加

電圧発生器は、第１クロック信号の周期が第２クロック信号の周期よりも小さい場合には、第１クロック信号に応じて選択的に有効になり、第２クロック信号の周期が第１クロック信号の周期よりも小さい場合には、第２クロック信号に応じて選択的に有効になる。 - 特許庁

The clock duty cycle correction device 331 receives an external clock CLK and generates duty cycle control signals dcc, dccb whose duty cycle error is proportional to that of the external CLK but has a different ratio from that of the external CLK and generates an internal clock signal PCLK resulting from correcting the duty cycle of the external CLK.例文帳に追加

外部ＣＬＫが入力され、そのデューティサイクルエラーに各々比例するが、比率の異なるデューティサイクル制御信号ｄｃｃ，ｄｃｃｂと外部クロック信号のデューティサイクルが補正された内部クロック信号ＰＣＬＫとを発生する。 - 特許庁

A delay circuit 3 outputs a delayed clock formed by delaying the divider output clock by one cycle of the fundamental clock and an inverter 7 outputs a divider output inverted clock by inverting the divider output clock.例文帳に追加

遅延回路３は、分周器出力クロックを、基本クロックの１周期分遅延させた遅延クロックを出力し、インバータ７は分周器出力クロックを反転させた分周器出力反転クロックを出力する。 - 特許庁

A corresponding digital bit to express an internal clock cycle is generated in response to each cycle of the internal clock and the digital bit is outputted to the emulation controller as output clock speed different from clock speed of the internal clock.例文帳に追加

内部クロックの各サイクルに応答して、内部クロックサイクルを表す、対応するデジタルビットが生成され、該デジタルビットは、内部クロックのクロック速度とは異なる出力クロック速度として、エミュレーションコントローラへ出力される。 - 特許庁

A frequency multiplication circuit 8 sequentially measures cycle of reference clock signal PCK by using a clock signal for measurement generated inside and generates multiplication clock signal POUT by using the cycle data while the reference clock signal PCK is input from the reference clock oscillation circuit 6.例文帳に追加

周波数逓倍回路８は、基準クロック発振回路６から基準クロック信号ＰＣＫが入力されている期間、内部で生成した計測用クロック信号を用いて基準クロック信号ＰＣＫの周期を逐次計測し、その周期データを用いて逓倍クロック信号ＰＯＵＴ を生成する。 - 特許庁

To reduce a clock skew occupied in a clock cycle at the time of signal transfer performed between an increasing clock distribution area in which a reference clock synchronization operates by an n-times increased clock and a reference clock distribution area in which synchronization operates by the reference clock.例文帳に追加

基準クロックがｎ逓倍された逓倍クロックで同期動作する逓倍クロック分配エリアと基準クロックで同期動作する基準クロック分配エリアとの間で行われる信号の転送時のクロックサイクルにしめるクロックスキューを低減する。 - 特許庁

When the duty cycle corresponding to the test clock is different from a predetermined duty cycle, the apparatus modifies the duty cycle of the test clock signal so as to reduce an error.例文帳に追加

装置は、テスト・クロック対応のデューティ・サイクルが所定のデューティ・サイクルとは異なる場合に、誤差を低減するためにテスト・クロック信号のデューティ・サイクルを変更する。 - 特許庁

For example when a system is operated at low speed and writing of one time can be performed in one cycle of a reference clock signal PCLK, writing operation is performed every one cycle of the reference clock signal PCLK by setting a writing cycle mode WM.例文帳に追加

例えば、システムが低速に動作して基準クロック信号PCLKの一周期内に一回の書き込みが可能な場合には前記書き込み周期モ−ドWMの設定により基準クロック信号PCLKの一周期毎に書き込み動作が遂行される。 - 特許庁

A delay time necessary for synchronizing an external clock EXTCLK with an internal clock INTCLK is not monitored in every cycle but monitored in the first one cycle(monitor cycle) of a plurality of continuous cycles.例文帳に追加

外部クロックＥＸＴＣＬＫと内部クロックＩＮＴＣＬＫの同期をとるために必要な遅延時間を、１サイクルごとにモニタせずに、連続する複数サイクルのうちの最初の１サイクル（モニタサイクル）でモニタする。 - 特許庁

A clock signal generating means 13 generates a clock signal having the cycle determined by the clock signal cycle determining means 12 and supplies the signal to the circuit 20 to become a target.例文帳に追加

クロック信号発生手段１３は、クロック信号周期決定手段１２によって決定された周期を有するクロック信号を発生し、対象となる回路２０に供給する。 - 特許庁

Here, the means of generating the third clock synchronizes the start timing of one cycle of the third clock with timing of every half cycle of the second clock.例文帳に追加

ここで、第３クロックを生成する手段は、第２クロックの半周期ごとのタイミングに、第３クロックの１周期の開始タイミングを同期させる。 - 特許庁

To provide a clock duty-cycle correction circuit that is capable of correcting a clock signal so that the clock signal does not oscillate and has a constant duty cycle.例文帳に追加

出力されるクロック信号が発振することなく、デューティが一定になるようにクロック信号を補正することが可能なクロックデューティ補正回路を提供する。 - 特許庁

A data transfer circuit includes a first buffer that operates in a first clock cycle, a plurality of second buffers that operate in a second clock cycle, and a selector circuit for receiving data in the first clock cycle and selectively supplying the data to the first buffer or the second buffers.例文帳に追加

データ転送回路は、第１のクロックサイクルで動作する第１のバッファと、第２のクロックサイクルで動作する複数の第２のバッファと、第１のクロックサイクルでデータを受け取り第１のバッファ或いは第２のバッファにデータを選択的に供給するセレクタ回路を含む。 - 特許庁

The idle time is a time interval in the single low-frequency dynamic frequency scaling clock cycle between termination of a single high-frequency dynamic frequency scaling clock cycle and termination of the single low-frequency dynamic frequency scaling clock cycle.例文帳に追加

前記休止時間は、単一高周波ダイナミック周波数スケーリングクロックサイクルの終了と前記単一低周波ダイナミック周波数スケーリングクロックサイクルの終了との間で単一低周波ダイナミック周波数スケーリングクロックサイクルの時間間隔である。 - 特許庁

The retrieval operation is executed in a retrieval cycle, and each retrieval cycle is executed over a plurality of clock cycles.例文帳に追加

検索動作は、検索サイクルで実行され、各検索サイクルは複数のクロックサイクルに渡って実行される。 - 特許庁