「"CLOCK CYCLE"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To transfer data synchronously with a clock cycle.例文帳に追加

クロックサイクルに同期してデータを転送できるようにする。 - 特許庁

A data transfer circuit includes a first buffer that operates in a first clock cycle, a plurality of second buffers that operate in a second clock cycle, and a selector circuit for receiving data in the first clock cycle and selectively supplying the data to the first buffer or the second buffers.例文帳に追加

データ転送回路は、第１のクロックサイクルで動作する第１のバッファと、第２のクロックサイクルで動作する複数の第２のバッファと、第１のクロックサイクルでデータを受け取り第１のバッファ或いは第２のバッファにデータを選択的に供給するセレクタ回路を含む。 - 特許庁

The idle time is a time interval in the single low-frequency dynamic frequency scaling clock cycle between termination of a single high-frequency dynamic frequency scaling clock cycle and termination of the single low-frequency dynamic frequency scaling clock cycle.例文帳に追加

前記休止時間は、単一高周波ダイナミック周波数スケーリングクロックサイクルの終了と前記単一低周波ダイナミック周波数スケーリングクロックサイクルの終了との間で単一低周波ダイナミック周波数スケーリングクロックサイクルの時間間隔である。 - 特許庁

To perform simultaneously 'read', 'write', 'active', and 'precharge' operations in a single clock cycle.例文帳に追加

単一のクロックサイクルにおいて「リード」、「ライト」、「アクティブ」、および「プリチャージ」動作を同時に実行する。 - 特許庁

The high level bank is preferably accessible in a single clock cycle.例文帳に追加

高レベルのバンクは単一のクロック・サイクルでアクセス可能であることが望ましい。 - 特許庁

APPARATUS AND METHOD FOR DECODING MULTIPLEXED CONTIGUOUS VARIABLE CODE LENGTH PER CLOCK CYCLE例文帳に追加

クロックサイクル当りの多重隣接可変コード長を復号する装置及び方法 - 特許庁

METHOD AND DEVICE FOR ACCESSING MEMORY CORE PLURAL TIMES IN ONE CLOCK CYCLE例文帳に追加

１クロック・サイクル中にメモリ・コアを複数回アクセスする方法と装置 - 特許庁

To provide a scanning test circuit and a scanning test method capable of shortening a clock cycle.例文帳に追加

クロックサイクルを短縮できるスキャンテスト回路及びスキャンテスト方法を提供する。 - 特許庁

CIRCUIT AND METHOD FOR TIME-STAMPING EVENT FOR FRACTION OF CLOCK CYCLE例文帳に追加

クロックサイクルの数分の１までイベントをタイムスタンピングする回路及び方法 - 特許庁

Information bits are input to the encoding circuit 51 at (q) bit units at every 1 clock cycle.例文帳に追加

符号化回路５１に対しては、１クロックサイクル毎に情報ビットがqビット単位で入力される。 - 特許庁

To execute the arithmetic instruction of a long clock cycle such as a floating point arithmetic instruction at a high speed.例文帳に追加

浮動小数点演算命令等のクロックサイクルが長い演算命令を高速に実行する。 - 特許庁

METHOD AND SYSTEM FOR FETCHING DISCONTINUOUS INSTRUCTION IN SINGLE CLOCK CYCLE例文帳に追加

単一クロック・サイクルに非連続命令を取り出すための方法およびシステム。 - 特許庁

To enable write and read operations in the same clock cycle.例文帳に追加

同じクロック周期の間に書き込みと読み込み動作を行えるようにすること。 - 特許庁

To transmit multi-bit data within one clock cycle through one signal line.例文帳に追加

多ビットのデータを１本の信号線を用いて１クロック内で複数ビットを伝送する。 - 特許庁

In the power consumption calculation device 20, an input part 201 determines a clock cycle by receiving input of circuit information.例文帳に追加

消費電力算出装置２００は、入力部２０１により、回路情報の入力を受け付ける。 - 特許庁

The host controller receives a signal from the first system bus at an M clock cycle, and outputs the signal to the MFHS at an N clock cycle satisfying N>M.例文帳に追加

ホストコントローラは、Ｍクロックサイクルで第１のシステムバスからの信号を受信し、この信号をＮ＞ＭであるＮクロックサイクルでＭＦＨＳバスに対して出力する。 - 特許庁

The access can begin during the idle time of in single low-frequency dynamic frequency scaling clock cycle, and may continue during a subsequent low-frequency dynamic frequency scaling clock cycle.例文帳に追加

前記アクセスは、単一低周波ダイナミック周波数スケーリングクロックサイクルの休止時間中に開始され、連続的な低周波ダイナミック周波数スケーリングクロックサイクルの間続くことができる。 - 特許庁

The instruction field coinciding with the speculative address to be generated during the first clock cycle is accessed and supplied to a processor during a second clock cycle.例文帳に追加

第２クロックサイクルの間、第１クロックサイクルの間に生じるスペキュラティブアドレスと一致するインストラクションフィールドは、アクセスされかつプロセッサに供給される。 - 特許庁

The data in the second data bus is subjected to the shift-mask in a half-clock cycle by the shift-mask circuit 3, and written in the register or the memory 4 with a half-clock cycle.例文帳に追加

第２のデータバスのデータを、前記シフト・マスク回路３で半クロックサイクルでシフト・マスク処理して、前記レジスタ又はメモリ４に半クロックサイクルで書き込む。 - 特許庁

A counter 108 compares an actual elapsed clock count with the fixed clock cycle, and when the elapsed clock count becomes equal to the clock cycle, determines the end of pipeline processing and notifies a configuration control part 106 correspondingly.例文帳に追加

確定したクロックサイクルと実際の経過クロック数をカウンタ１０８によって比較し、経過クロック数がクロックサイクルと等しくなると、パイプライン処理の終了を判定し、構成制御部１０６へ通知する。 - 特許庁

For example, when the clock cycle becomes longer, by increasing the number of dynamic memory cells to be refreshed per refresh request signal, it is possible to reliably maintain data in the dynamic memory cell without depending on the clock cycle.例文帳に追加

例えば、クロック周期が長くなったときに、リフレッシュ要求信号毎にリフレッシュするダイナミックメモリセルの数を増加させることで、クロック周期に依存せずダイナミックメモリセル内のデータを確実に保持できる。 - 特許庁

A first clock generation circuit creates a first internal clock signal in a clock cycle to which the chip select signal is supplied, and its following clock cycle by synchronizing with an outer clock signal.例文帳に追加

第１クロック発生回路は、チップセレクト信号が供給されたクロックサイクルおよびその次のクロックサイクルに、外部クロック信号に同期して第１内部クロック信号を生成する。 - 特許庁

The scheme of this invention is in receiving a clock cycle of an available frequency source, that is, absorbing the clock cycle, to generate an average frequency which is very close to an optimum frequency.例文帳に追加

本発明の仕組みは、利用可能な周波数源のクロックサイクルを呑み込む、すなわち吸収することによって、最適な周波数にきわめて近い平均周波数を発生するというものである。 - 特許庁

Data read from a register or a memory 4 is performed with a half-clock cycle, and the read data is subjected to the shift-mask in a half- clock cycle by a shift-mask circuit 3, and transmitted to a first data bus 1.例文帳に追加

レジスタ又はメモリ４のデータ読み出しを半クロックサイクルで行い、読み出したデータをシフト・マスク回路３で半クロックサイクルでシフト・マスク処理して第１のデータバス１に送る。 - 特許庁

Bits which overflow because of bit inserting are transferred to the data of the next clock cycle or bits made insufficient by bit deleting are moved from the data of the next clock cycle.例文帳に追加

ビット挿入によりあふれたビットを次のクロックサイクルのデータに繰り越したり、ビット削除により足りなくなったビットを次のクロックサイクルのデータから繰り上げる。 - 特許庁

The data cell is discriminate between validity and non-validity by each every clock cycle of the CLK2, then if the data cell is discriminated as non-effectiveness, outputting of the data of the data cell is waited for one clock cycle.例文帳に追加

ＣＬＫ２のクロックサイクル毎にデータセルが有効か否かを判断し、有効でないと判断したデータセルのデータの出力を１クロックサイクル分だけウェイトする。 - 特許庁

A frequency control device 101 calculates an auxiliary clock cycle 25 based on a reference clock cycle and a modulation coefficient, and generates an image clock 18 of which the frequencies are different between at least a part of an image forming area on a main scanning line scanned by a laser beam on a photosensitive drum 15 and the other part thereof based on a preset initial cycle value 27 and the auxiliary clock cycle 25.例文帳に追加

周波数制御装置１０１は、基準クロック周期と変調係数とに基づいて補助クロック周期２５を算出し、予め設定されている初期周期値２７と補助クロック周期２５とに基づいて、感光ドラム１５上のレーザビームで走査される主走査ライン上の画像形成エリアの少なくとも一部分と他部分とで周波数が異なる画像クロック１８を生成する。 - 特許庁

Average instruction execution time for pipelined machine is same as clock cycle time, which must suffice for slowest stage plus overhead. 例文帳に追加

パイプライン化マシンの平均命令実行時間はクロックサイクル時間と同じであり、最も遅い段階プラスオーバヘッドで十分である。 - コンピューター用語辞典

The resolving power of a pixel can be altered by altering this value during the synthetic video clock cycle (402).例文帳に追加

合成ビデオクロックサイクル(402)間でこの値を変更することにより、画素の解像度を変更することができる。 - 特許庁

To surely reduce a clock cycle when adjusting the clock timing of each register in a semiconductor integrated circuit.例文帳に追加

半導体集積回路における各レジスタのクロックタイミングを調整するときにクロック周期を確実に小さくできるようにする。 - 特許庁

To provide a pseudo dual port DRAM which performs dual-port access properly while holding a clock cycle.例文帳に追加

クロックサイクルを保持しつつ、適度なデュアルポートアクセスを行える擬似的なデュアルポート型のＤＲＡＭを提供する。 - 特許庁

The algorithm uses a window scheme that allows the access of R to the shared bus every N-th clock cycle.例文帳に追加

アルゴリズムは、Ｎ番目のクロック・サイクル毎に共用バスへのＲのアクセスを許すウィンドウ・スキームを用いる。 - 特許庁

A verification support device 100 observes change of output signals from a circuit block 2 for every clock cycle of a clock domain B.例文帳に追加

検証支援装置１００は、クロックドメインＢのクロックサイクル毎に、回路ブロック２からの出力信号変化を観測する。 - 特許庁

A selector 37 outputs a wave-like signal which performs amplitude transition once in rising or falling during one clock cycle.例文帳に追加

セレクタ３７は、１クロックサイクルで立ち上がりか立ち下がりのいずれかに１回振幅遷移する波形の信号を出力する。 - 特許庁

By triggering event with phase division, the trigger circuit (200) can output the signal at a speed higher than the clock cycle.例文帳に追加

位相分割でのイベントのトリガーによって、トリガー回路（２００）はクロックサイクルよりも高速で信号を出力する。 - 特許庁

A condition flag register 46 memorizes the new condition flag value when the clock cycle is finished.例文帳に追加

条件フラグレジスタ４６は、当該クロックサイクルの終了時に当該新たな条件フラグ値を記憶する。 - 特許庁

To determine in 1 clock cycle lengths of a plurality of variable length coded data values involved in a data stream.例文帳に追加

データストリーム内に含まれる複数の可変長符号化データ値の長さを１クロックサイクル内に決定する。 - 特許庁

In a single clock cycle, the code lengths of contiguous multiplexed variable length decoding code words embedded in a bit stream are decoded.例文帳に追加

単独のクロックサイクル内で、ビットストリーム中に埋め込まれた多重の隣接する可変長復号コード語のコード長を復号する。 - 特許庁

Read-out is programmed by reading out a stored data word in the same clock cycle.例文帳に追加

読み出すことは、記憶されたデータワードを同じクロックサイクル内で読み出すことによってプログラムされる。 - 特許庁

Then a latch 322 latches a discrimination signal 321 once more so that the signal 321 is used for an external circuit for a succeeding clock cycle.例文帳に追加

その後、判定信号を更にラッチして、この後のクロック・サイクルで外部回路に利用出来るようにすることが出来る。 - 特許庁

A soft output channel detector is provided that operates at a rate of 1/N and detects N bits per 1/N-rate clock cycle.例文帳に追加

１／Ｎのレートで動作し、１／Ｎレート・クロック・サイクルあたりＮビットを検出する軟出力チャネル検出器が提供される。 - 特許庁

In a step SD, the clock timing is allocated to each register so that the minimized clock cycle T can be achieved.例文帳に追加

ステップＳＤにおいて、最小化されたクロック周期Ｔが実現されるように各レジスタにクロックタイミングを割り付ける。 - 特許庁

The shift register 317a outputs a signal delayed by a predetermined clock cycle as an intermediate image signal GMi.例文帳に追加

シフトレジスタ３１７ａは所定のクロックサイクル分遅延された信号を、中間画像信号ＧＭｉとして出力する。 - 特許庁

To provide a reconfigurable integrated circuit device having a processor element in which any highly flexible and useless clock cycle is hardly generated.例文帳に追加

柔軟性の高く無駄なクロックサイクルが発生しにくいプロセッサエレメントを有するリコンフィグ可能な集積回路装置を提供する。 - 特許庁

To provide a memory array write-in port which can write data in an array of a memory cell two times in each clock cycle.例文帳に追加

各クロックサイクルにおいて、メモリセルのアレイにデータを２回書き込むことができるメモリアレイ書き込みポートを提供する。 - 特許庁