「Control clocks」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The frequency divider 13 outputs frequency-divided clocks ph1-phm each having a phase shifted by 1/m of a period based on a control signal Pcon of a control circuit 12.例文帳に追加

分周器１３は、制御回路１２の制御信号Ｐｃｏｎに基づいて、周期の１／ｍずつ位相のシフトした分周クロックｐｈ１〜ｐｈｍを出力する。 - 特許庁

Moreover, the frequency control and the phase control of reproducing clocks can be performed and also the DC level of the series of sampled values can be corrected based on the synchronous pits Ps.例文帳に追加

また、同期ピットＰｓに基づいて、再生クロックの周波数制御及び位相制御を行うと共に、サンプル値系列の直流レベルを補正することができる。 - 特許庁

A control gain and a control range can be set by adjusting the frequency of the first and second reference clocks in a wide control range where the frequency of the third reference clock is fixed.例文帳に追加

第３の基準クロックの周波数を固定したままの広範な制御レンジで、第１及び第２の基準クロックの周波数を調整することによって、制御ゲイン及び制御範囲を設定できる。 - 特許庁

A scan power control circuit 3003 is added to a scan test control circuit 3000 which is a gathering of gated clocks, allowing the operation of the gated clock cell equipped with the scan power control terminal to be controlled.例文帳に追加

またゲーテッドクロックの集合であるスキャンテスト制御回路３０００にスキャン電力制御回路３００３を追加し、スキャン電力制御端子つきゲーテッドクロックセルの動作を制御可能にする。 - 特許庁

An imaging system control section 5 outputs a control signal VC for commanding outputs of drive clocks ϕVn, ϕHm of an imaging device 1 within a signal transfer period and outputs a control signal VC for commanding stop of outputs of the clocks ϕVn, ϕHm for a pause period in succession to the signal transfer period.例文帳に追加

撮像システム制御部５は、信号転送期間内には撮像素子１の駆動クロックφＶｎ、φＨｍの出力を指令する制御信号ＶＣを出力し、信号転送期間に引き続く休止期間にはクロックφＶｎ、φＨｍの出力停止を指令する制御信号ＶＣを出力する。 - 特許庁

The optical switch control part 14 includes: a clock generating part 43 for generating a plurality of local clocks of different phases; and a selector part 44 for selecting a local clock having the smallest phase difference with the received optical packet from the plurality of local clocks.例文帳に追加

光スイッチ制御部１４は、複数の異なる位相のローカルクロックを生成するクロック生成部４３と、該複数のローカルクロックから、受信した光パケットとの位相差が最も小さいローカルクロックを選択するセレクタ部４４とを備える。 - 特許庁

A gate signal generating circuit 20 generates shift clocks according to the 1st to 3rd demultiplexing control signals and outputs signals corresponding to shift outputs obtained by shifting a given start pulse signal with the shift clocks to the respective scanning lines.例文帳に追加

ゲート信号生成回路２０は、第１〜第３のデマルチプレクス制御信号に基づいてシフトクロックを生成し、該シフトクロックにより所与のスタートパルス信号をシフトして得られたシフト出力に対応する信号を、各走査線に出力する。 - 特許庁

The switching control section 15 controls the selector 12C, so that switching is conducted for a period when the clocks CLD2, CLK4 are both at L or H level.例文帳に追加

切替制御部１５は、ＣＬＫ２とＣＬＫ４が共にＬまたはＨである期間に切替が行われるようセレクタ１２Ｃを制御する。 - 特許庁

The communication control part 12-1 to 12-4 and a bus 100 is operated by being synchronized with the clocks to be outputted from the variable clock oscillator 13.例文帳に追加

通信制御部１２−１〜１２−４及びバス１００は可変クロック発振器１３から出力されるクロックに同期して動作する。 - 特許庁

Then, the packet processor 10b controls transmission clocks of itself based on the control information transmitted by the packet processor 10a.例文帳に追加

そして、パケット処理装置１０ｂは、パケット処理装置１０ａによって送信された制御情報に基づいて、自己の送信クロックを制御する。 - 特許庁

Respective PCMs are shifted from a management mode to a control mode in the order of reference clocks (S201) and the measurement of set measurement time is started (S203).例文帳に追加

各ＰＣＭが基準クロック順に管理モードから制御モードに移行し（Ｓ２０１）、設定された測定時間の計測を開始する（Ｓ２０３）。 - 特許庁

Clock supply control means 31 controls to stop/start output clocks #1 and #2 of clock generating devices 10 and 11 in sequence at a time interval.例文帳に追加

クロック供給制御手段３１はクロック生成装置１０，１１の出力のクロック＃１，＃２をある時間間隔で順にストップ／スタート制御する。 - 特許庁

To provide a bus control method, and an information processing device, capable of switching or stopping clocks without failing in data transfer at a system bus.例文帳に追加

システムバスでのデータ転送に失敗することなく、クロック切替え、停止を実行するバス制御方法及び情報処理装置を提供すること。 - 特許庁

Then, the switch control part 13 brings a signal input switch 12 into an electrical connection state by 1/2 the clock from among 8 clocks of the clock control signal ϕ, that is, the 1/16 period by a clock control signal ϕ2.例文帳に追加

次に、スイッチ制御部１３は、クロック制御信号φ２をクロック制御信号φの８クロックのうち１／２クロック、つまり１／１６の時間だけ信号入力スイッチ１２を電気的接続状態にする。 - 特許庁

A switch control section 13 brings a power feed switch 17 into an electrical connection state by 1 clock out of 8 clocks of a clock control signal ϕ, that is, the 1/8 the period by a clock control signal ϕ1 in an operation phase.例文帳に追加

スイッチ制御部１３は、動作フェーズにおいて、クロック制御信号φ１をクロック制御信号φの８クロックのうち１クロック、つまり１／８の時間だけ電力供給スイッチ１７を電気的接続状態にする。 - 特許庁

The reception control signal generator receives the clock signal to generate the plurality number of frequency division clock signals, and generates a reception control signal from the plurality of frequency division clocks.例文帳に追加

前記受信制御信号生成部は前記クロック信号を受信して前記複数個の分周クロック信号を生成し、前記複数個の分周クロックから受信制御信号を生成する。 - 特許庁

Then, the packet processor 10b transmits control information for indicating control of transmission clocks to the packet processor 10b based on the monitored receiving buffer accumulation amount.例文帳に追加

そして、パケット処理装置１０ｂは、監視された受信バッファ蓄積量に基づいて、送信クロックを制御するように指示する制御情報をパケット処理装置１０ｂに送信する。 - 特許庁

The transmission control signal generator receives a clock signal to generate a plurality number of frequency division clock signals, and generates a transmission control signal from the plurality of frequency division clocks.例文帳に追加

前記伝送制御信号生成部は、クロック信号を受信して複数個の分周クロック信号を生成し、前記複数個の分周クロックから伝送制御信号を生成する。 - 特許庁

The control circuit generates the control code in response to a transition information signal having information for the number of transitions of the input data within a block between multiple phase clocks.例文帳に追加

制御回路は、多重位相クロックの間の区間内にある入力データの遷移の数に対する情報を有している遷移情報信号に応答して制御コードを発生させる。 - 特許庁

At power input time, a time correction request means 7 requests the administration center 1 to correct time and an operation control disturbing means 8 disturbs the operation control using all clocks.例文帳に追加

また、電源投入時、時刻修正要求手段７は監視センタ１に対して時刻の修正を要求し、運転制御阻止手段８は全時計を使用した運転制御を阻止する。 - 特許庁

To suppress power consumption during operation in a semiconductor control device by controlling the phase of clocks by supply destination, controlling the priority of the destinations to which the clocks are supplied, and suppressing power source voltage fluctuation during operation.例文帳に追加

半導体制御装置において、供給先別にクロックの位相を制御し、且つクロック供給の供給先別優先順位を制御することによって、動作時の電源電圧変動を抑えこれにより動作時の消費電力を抑える。 - 特許庁

This device is provided with a clock-generating part 420 for generating plural clocks whose phases are different, a select part 450 for selecting one of the clocks from among the plural clocks, and for outputting the clock, and a switching control part 440 for controlling the switching of the clock to the different clock within one cycle of the outputting clock, and for outputting the clock.例文帳に追加

位相の異なる複数のクロックを生成するクロック生成部４２０と、前記複数のクロックのうちから何れかのクロックを選択して出力するセレクト部４５０と、出力されるクロックの１周期以内に、異なるクロックへ切り換えて出力するよう制御する切替制御部４４０と、を有することを特徴とする。 - 特許庁

The clock-generating device used for a semiconductor storage element is provided with; a clock-generating apparatus 315 which receives inner clock signals and is controlled by control signals to generate rising clocks rds and falling clocks fds; and control parts 313 and 314 which generate the control signals in response to reading commands, writing commands and external addresses.例文帳に追加

半導体記憶素子に用いられるクロックの生成装置は、内部クロック信号を受信して、制御信号に制御されて、立ち上がりクロックｒｄ ｓおよび立ち下がりクロックｆｄ ｓを生成するクロック発生器３１５と、リード命令、ライト命令および外部アドレスに応答して、制御信号を生成する制御部３１３、３１４とを備える。 - 特許庁

The watchdog timer 13 resets clocking of a clock once receiving a timer reset signal from the scanner control part 12 and then clocks the clock again.例文帳に追加

ウオッチドッグタイマ１３は、スキャナ制御部１２からタイマリセット信号を受信するとクロックの計時をリセットし、再度ウオッチドッグタイマ１３はクロックの計時を行う。 - 特許庁

A vertical synchronizing signal and the horizontal synchronizing signal are inputted from the outside to a panel control signal generating circuit 17 and clocks are inputted from the circuit 11 to the circuit 17.例文帳に追加

パネル制御信号生成回路１７には外部より垂直同期信号、水平同期信号およびクロック発生回路１１よりクロックが入力される。 - 特許庁

To provide a high-frequency power supply device capable of performing high-accuracy power control, even if the output frequency of a crystal oscillator generating reference clocks contains errors.例文帳に追加

基準クロックを生成する水晶発振器の出力周波数に誤差があっても、精度の良い電力制御ができる高周波電源装置を提供する。 - 特許庁

To obtain a larger power saving effect by separately controlling clocks between a physical layer portion and a media access control portion in accordance with data to be communicated.例文帳に追加

物理層部とメディアアクセス制御部との間のクロックを、通信するデータに応じて個別に制御することで、より大きな節電効果を得ること。 - 特許庁

Output control circuits 130-1 to 130-m output the branch clocks CLK1-CLKm to signal pads OUT1-OUTm at the scan diagnosis mode time.例文帳に追加

出力制御回路１３０−１〜１３０−ｍは、スキャン診断モード時に、分岐クロックＣＬＫ１〜ＣＬＫｍを信号パッドＯＵＴ１〜ＯＵＴｍに出力する。 - 特許庁

The control section returns the collimator lens 12 to the origin position with the pulse rate T2 higher than the pulse rate T1, and counts the number B of clocks of the driving pulses required for returning.例文帳に追加

パルスレートＴ１よりも高いパルスレートＴ２で、コリメータレンズ１２を原点位置に戻し、戻すために要した駆動パルスのクロック数Ｂを計数する。 - 特許庁

As a result, the influence of clock jitter is decreased by synchronizing source clocks of clock signals used in the output control signal generation circuit with each other.例文帳に追加

これにより、出力制御信号発生回路で使われたクロック信号のソースクロックを同期させることによってクロックジッタの影響を減少させうる。 - 特許庁

When a within/outside range determining part 104 determines that mobile machine is located outside the range of a radio LAN, an included timer control part 106 clocks a predetermined time.例文帳に追加

この圏内・圏外判定部１０４により無線ＬＡＮの圏外にいると判断されると、保持タイマ制御部１０６は予め定められた時間を計時する。 - 特許庁

To make it possible to use reference clocks suited to a read sensor and the processing means of a control part respectively and to secure synchronization between both.例文帳に追加

読取センサと制御部の処理手段とのそれぞれに適した基準クロックを用いることを可能とするとともに、両者間における同期を確保する。 - 特許庁

A CPU 5 stores values for selecting the clocks PLLCLK1-PLLCLK5 for each module 3a, 3b and 3c in a clock control register 4 at the time of initialization.例文帳に追加

ＣＰＵ５は、初期設定時に、クロック制御レジスタ４に、モジュール３ａ，３ｂ，３ｃごとに、クロックＰＬＬＣＬＫ１〜ＰＬＬＣＬＫ５を選択する値を格納する。 - 特許庁

An HDD 1 executes restoration processing from a sleep mode (clock stop) with a control signal independent from clocks from the host 51 as a trigger.例文帳に追加

本発明の一形態であるＨＤＤは、ホストからのクロックに拠らない制御信号をトリガとして、スリープ・モード（クロック停止）からの復帰処理を実行する。 - 特許庁

In a clock output control circuit 320, a clock command decoder 328 decodes clock commands to output the clocks in circuit block units.例文帳に追加

クロック出力制御回路３２０では、クロックコマンドがクロックコマンドデコーダ３２８によりデコードされ、回路ブロック単位にクロックの出力制御が行われる。 - 特許庁

To supply suitable bus clocks and bus control signals to each clock synchronous device when there exist a plurality of clock synchronous devices.例文帳に追加

複数のクロック同期式デバイスが存在する場合に、各クロック同期式デバイスに適切なバスクロック、及びバス制御信号の供給を可能とすることにある。 - 特許庁

Thus, a forward pulse FCLIN and control pulses P, bP, and bP2 are generated based on external clocks CLKSTIN1 and CLKSTIN2 frequency- divided by a frequency divider 19.例文帳に追加

そのために、分周器１９を設け、分周された外部クロックＣＬＫＳＴＩＮ１，ＣＬＫＳＴＩＮ２に基づいて、前進パルスＦＣＬＩＮ及び制御パルスＰ，ｂＰ，ｂＰ２を生成する。 - 特許庁

A clock control section 11 predicts the number of clocks needed for processing from a variable modulation and demodulation section 13 to a deblocking filter 23 based upon header data etc., of encoded data.例文帳に追加

クロック制御部１１において符号化データのヘッダデータ等を基に可変調復号部１３〜デブロックフィルタ２３までの処理に要するクロック数を予測する。 - 特許庁

When a timer clocks a certain time (e.g. one day), a main control part 301 of an automatic vending machine 101a as a master machine supplies an instruction signal for data transmission to an information management control part 307.例文帳に追加

親機となる自動販売機１０１ａの主制御部３０１は、タイマが一定時間（例えば１日）を計数すると、情報管理制御部３０７にデータ送信のための指示信号を供給する。 - 特許庁

A control part 6 divides a certain frequency into several kinds of clocks by a clock divider, the divided clock is selected by a selector 8, counted by a counter 9, and control signals 1,2 and 3 are generated.例文帳に追加

制御部６は任意の周波数を分周器７により数種類のクロックに分周し、分周されたクロックをセレクタ８で選択しカウンタ９でカウントし制御信号１、２、３を生成する。 - 特許庁

A control circuit 100 sets the second control signal (halt) to H in a period corresponding to rising edges of transfer clocks ϕ1 and ϕ2 input in a shift register 223 in a readout mode.例文帳に追加

制御回路１００は、読み出しモード中のシフトレジスタ２２３に入力する転送クロックφ１、φ２の立ち上がりエッジに対応した期間中は、第２の制御信号ｈａｌｔをＨとする。 - 特許庁

A locking part 5 clocks the operating time from resetting, and a control part 4 decides the dimming amount according to the operating time given by the clocking part 5 and notifies the dimming control part 2 of the obtained dimming amount.例文帳に追加

計時部５はリセット後からの使用時間を計時し、制御部４は計時部５により計時された使用時間に応じて調光量を決定し調光制御部２にその調光量を指示する。 - 特許庁

In the asynchronous signal transmission system for transmitting signals between asynchronous signal transmitters operating with synchronous clocks, reference timing generators 11, 21 generate timing that becomes a base point for reading values from transmission control registers 14, 24 and reception control registers 15, 25 with a reference clock C0 as a base.例文帳に追加

基準タイミング生成部１１，２１は基準クロックＣ０を基にして送信制御レジスタ１４，２４及び受信制御レジスタ１５，２５から値を読出す基点となるタイミングを生成する。 - 特許庁

The timing control section 15 subtracts the number of clocks equivalent to the response period from number of clocks equivalent to A/D conversion and sets the result and outputs a first-out comparison end signal 20 after the lapse of the set clock number, after the A/D conversion is started.例文帳に追加

タイミングコントロール部１５は、Ａ／Ｄ変換に相当するクロック数からレスポンス期間に相当するクロック数を減算して設定し、Ａ／Ｄ変換がスタートしてから設定されたクロック数分経過した後に先出し比較終了信号２０を出力する。 - 特許庁

A control voltage V2 generated by a phase control signal, based on phase difference information (UP and DOWN signals) outputted from the phase comparator PD2 is fed back to the phase control circuit 11, and it is used for controlling the phase of the differential clocks CLKa and CLKb in the phase control circuit 11.例文帳に追加

位相比較器ＰＤ２から出力される位相差情報（ＵＰ、ＤＯＷＮ信号）に基づいた位相制御信号により生成される制御電圧Ｖ２を位相制御回路１１に帰還させ、位相制御回路１１において、差動クロックＣＬＫａ、ＣＬＫｂの位相制御に用いる。 - 特許庁