「FLIP FLOP」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A request storage flip-flop 40 is inserted between a request latch flip-flop 21 operated synchronously with a transmission clock and a request recognition flip-flop 25 operated synchronously with a clock at a receiver side circuit.例文帳に追加

送信クロックに同期して動作するリクエストラッチ用フリップフロップ２１と、受信側回路のクロックに同期して動作するリクエスト認識用フリップフロップ２５の間に、リクエスト保持用フリップフロップ４０を挿入する。 - 特許庁

A flip-flop circuit FF1a is inserted between a flip-flop circuit FF1 and a combination logic circuit LOGIC1, and output data signals of either of the flip-flop circuits can be selected by a selector MUX1.例文帳に追加

フリップフロップ回路ＦＦ１と組合せ論理回路ＬＯＧＩＣ１との間にフリップフロップ回路ＦＦ１ａを挿入し、セレクタＭＵＸ１によりいずれか一方のフリップフロップ回路の出力データ信号を選択可能にする。 - 特許庁

The logically equivalent flip-flop is deleted for the comparison source circuit and the comparison target circuit, and merged into the other flip-flop to form one flip-flop.例文帳に追加

比較元回路および比較対象回路について、論理的に等価なフリップフロップを削除し、他のフリップフロップにマージして一つのフリップフロップとする。 - 特許庁

The flip-flop model 10 is used to set the intrinsic delay and set-up time of each flip-flop in the integrated circuit, by considering the delay before and after the flip flop for improved operation frequency.例文帳に追加

このフリップフロップモデル１０を用いて、集積回路中の各フリップフロップの固有遅延およびセットアップタイムをフリップフロップの前後の遅延を考慮しながら設定することにより動作周波数の向上をはかる。 - 特許庁

A flip-flop 31 fetches an output of the flip- flop 30 at a leading edge of a clock B and a flip-flop 33 fetches the output at a trailing edge of the clock B.例文帳に追加

フリップフロップ３０の出力を、フリップフロップ３１は、クロックＢの立ち上がりエッジで取り込み、フリップフロップ３２は、クロックＢの立ち下がりエッジで取り込む。 - 特許庁

In a method for distributing the signal to the respective flip-flop, the clock signal to be inputted to the flip-flop on a transmission side is delayed compared with the clock signal to be inputted to the flip-flop on a reception side.例文帳に追加

各フリップ・フロップに分配する方法は、送信側フリップ・フロップに入力するクロック信号を、受信側フリップ・フロップに入力するクロック信号よりも、遅れた信号とする。 - 特許庁

Based on the detected result, either the output signal of the flip-flop 110 or the output signal of the flip-flop 120 is transmitted to subsequent flip-flop 130.例文帳に追加

そして検出結果に基づきフリップフロップ１１０の出力信号又はフリップフロップ１２０の出信号の何れか一方を後段のフリップフロップ１３０へ伝搬する。 - 特許庁

A first selection circuit selects either of the output data of the first relay flip-flop and that of the second relay flip-flop so as to output them to a receiving flip-flop.例文帳に追加

第１選択回路は、第１および第２中継フリップフロップの出力データの一方を選択して受信フリップフロップに出力する。 - 特許庁

To provide a faulty flip-flop specification method capable of specifying faulty flip-flop candidates not more than two without increasing the number of pins and wiring regions in a faulty flip-flop specification circuit of a scan chain.例文帳に追加

スキャンチェーンの不良フリップフロップ特定回路において、ピン数や配線領域を増加させることなく、不良フリップフロップ候補を２箇所以下に特定できる不良フリップフロップ特定方法を提供する。 - 特許庁

In timing analysis of a flip-flop circuit, a path to a falling clock drive flip-flop from a rising drive flip-flop and a path to the rising clock drive flip-flop from the falling clock drive flip-flop are extracted, operation margins of the paths are analyzed, and the duty tolerance of a drive clock is calculated by a worst margin value of an analysis result.例文帳に追加

フリップフロップ回路のタイミング解析時に、立ち上がり駆動フリップフロップから立ち下がりクロック駆動フリップフロップへのパス及び、立下がりクロック駆動フリップフロップから立ち上がりクロック駆動フリップフロップへのパスを抽出し、これらパスの動作マージンを解析し、解析結果のワーストのマージン値より駆動クロックのデューティ耐力を算出するように構成する。 - 特許庁

Serial test pattern data latched by a front stage flip-flop (for example, flip-flop 12a) are latched by a rear stage flip-flop (for example, flip-flop 13a), in synchronization with a first clock signal, by the flip-flops 12a, 13a, and 14a connected in series over a plurality of stages.例文帳に追加

複数段にわたって直列に接続されたフリップフロップ１２ａ、１３ａ、１４ａによって、第１のクロック信号に同期して、前段のフリップフロップ（例えば、フリップフロップ１２ａ）にラッチされたシリアルのテストパターンデータが後段のフリップフロップ（例えば、フリップフロップ１３ａ）にラッチされる。 - 特許庁

Also, the flip-flops FF1 to FF3 apply 1/5-frequency division to a clock inputted to the clock terminal by feedbacking the output of the flip-flop FF2 to the flip-flop of the first stage.例文帳に追加

また、フリップフロップＦＦ２の出力が１段目のフリップフロップにフィードバックされることによってクロック端子に入力されるクロックを５分周する。 - 特許庁

Flip-flops FF1 to FF3 apply 1/4-frequency division to a clock inputted to a clock terminal by feedbacking the output of the flip-flop FF3 of a last stage to the flip-flop FF1 of a first stage.例文帳に追加

フリップフロップＦＦ１〜ＦＦ３は、最終段のフリップフロップＦＦ３の出力が１段目のフリップフロップＦＦ１にフィードバックされることによってクロック端子に入力されるクロックを４分周する。 - 特許庁

An OR circuit Z1 and an AND circuit Z2 feedback the output of the flip-flop FF3 of the last stage to the flip-flop of the first stage in accordance with a control signal S and outputs of flip-flops FF3 to FF5.例文帳に追加

ＯＲ回路Ｚ１，ＡＮＤ回路Ｚ２は、制御信号Ｓ、フリップフロップＦＦ３〜ＦＦ５の出力に応じて、最終段のフリップフロップＦＦ３の出力を１段目のフリップフロップＦＦ１にフィードバックする。 - 特許庁

In the plurality of flip-flop circuits, a first flip-flop circuit 10 receives clock signals supplied from the outside of the flip-flop circuit on at least two stages of inverters and is operated by clock signals outputted from these inverters.例文帳に追加

複数のフリップフロップ回路の内、第１フリップフロップ回路１０は、フリップフロップ回路の外部から供給されるクロック信号を、少なくとも二段のインバータで受けて、それらのインバータから出力されるクロック信号で動作する。 - 特許庁

A second flip-flop circuit 20 receives clock signals supplied from the outside of the flip-flop circuit on less stages of inverters than the inverters included in the first flip-flop circuit 10, and is operated by at least either these clock signals or clock signals outputted from the inverters.例文帳に追加

第２フリップフロップ回路２０は、フリップフロップ回路の外部から供給されるクロック信号を、第１フリップフロップ回路１０に含まれるインバータより少ない段数のインバータで受けて、そのクロック信号およびインバータから出力されるクロック信号の少なくとも一方で動作する。 - 特許庁

A semiconductor device includes a flip-flop RFF2, a clock control circuit 3 that controls a clock signal supplied to the flip-flop RFF2, and a controller 2 that supplies a data retention signal to the flip-flop RFF2 and controls the clock control circuit 3.例文帳に追加

本発明にかかる半導体装置は、フリップフロップＲＦＦ２と、フリップフロップＲＦＦ２に供給されるクロック信号を制御するクロック制御回路３と、フリップフロップＲＦＦ２にデータ保持信号を供給すると共に、クロック制御回路３を制御するコントローラ２とを備える。 - 特許庁

To provide a clock generating circuit for transmitting a clock signal to a flip-flop circuit simultaneously with the transmission of data to each flip-flop circuit in an order circuit wherein the data and the clock signal are successively transmitted to a plurality of flip-flop circuits.例文帳に追加

データとクロック信号が複数段のフリップフロップ回路を順次伝達していく順序回路において、データが各フリップフロップ回路を伝達していくのと同時にクロック信号を当該フリップフロップ回路に伝達させることを可能にするクロック発生回路を提供する。 - 特許庁

For example, logical connection places where the flip-flop direct connection structure is constituted and the fan-out number of the precedent flip-flop 11 is less than the specific number (n) are selected and a delay circuit 14 is inserted into a data signal line DL as the output of the precedent flip-flop 11.例文帳に追加

例えば、フリップフロップ直結構造で且つ前段のフリップフロップ１１のファンアウト数が所定数ｎ以下の論理接続箇所を選出し（図５（ａ））、前段のフリップフロップ１１の出力であるデータ信号線ＤＬに遅延回路１４を挿入する（図５（ｂ））。 - 特許庁

A flip-flop (FF(i-1)) on a pre-stage of the specific flip-flop is set to a latch state and in an immediately following cycle, the error determining circuit determines whether the logic level of input/output data of the specific flip-flop is in matching/out of matching, and generates a determination result instruction signal (Err).例文帳に追加

この特定のフリップフロップ前段のフリップフロップ（ＦＦ（ｉ−１））をラッチ状態に設定して、直後のサイクルで、誤り判定回路において、特定フリップフロップの入出力データの論理レベルの一致／判定を行ない、判定結果指示信号（Ｅｒｒ）を生成する。 - 特許庁

Between the K-th flip-flop (22-2) and another flip-flop (22-1) disposed in the first line and adjacent to the K-th flip-flop in a second direction (DR2) orthogonal to the first direction (DR1), data transfer is performed in the second direction (DR2).例文帳に追加

Ｋ番目のフリップフロップ（２２−２）と、該Ｋ番目のフリップフロップに対して第１の方向（ＤＲ１）と直交する第２の方向（ＤＲ２）にて隣接する第１列中の他のフリップフロップ（２２−１）との間では、第２の方向（ＤＲ２）にてデータが転送される。 - 特許庁

A synchronization circuit 100 having flip-flop 120 to hold an input signal by the system clock and the flip-flop 120 to hold the input signal by a signal of an opposite phase to the system clock detects the metastability by comparing the input signal with the output signal of the flip-flop 110.例文帳に追加

同期化回路１００は、システムクロックで入力信号を保持するフリップフロップ１２０と、システムクロックの逆位相の信号で入力信号を保持するフリップフロップ１２０とを有し、入力信号とフリップフロップ１１０の出力信号とを比較してメタステーブルを検出する。 - 特許庁

When the scan clock signal SCK (k) is supplied, the scan clock signal SCK (k) is supplied sequentially from the scan flip-flop SFF*, and thus the scan flip-flop SFF and SFF* can be properly acted as an n-bit shift register implementing sequentially the shift action from the scan flip-flop SFF*.例文帳に追加

スキャンクロック信号ＳＣＫ（ｋ）を供給する際にスキャンフリップフロップＳＦＦ＊から順にスキャンクロック信号ＳＣＫ（ｋ）を供給して、スキャンフリップフロップＳＦＦ，ＳＦＦ＊をスキャンフリップフロップＳＦＦ＊から順にシフト動作するｎビットのシフトレジスタとして機能させる。 - 特許庁

An electronic circuit includes: a first flip-flop for receiving input data from the outside; a latch for receiving the input data; and a second flip-flop for inputting an exclusive OR of output of the latch and output of the first flip-flop.例文帳に追加

外部からの入力データを受ける第１のフリップフロップと、前記入力データを受けるラッチと、このラッチの出力と前記第１のフリップフロップの出力との排他的論理和を入力する第２のフリップフロップとを備えた電子回路。 - 特許庁

The trigger signal VCO_delay is being input to a trigger terminal T of a flip-flop 11_1, the frequency dividing signal VCO_div2 being output from the flip-flop 11_1 is shifted from 'H' level to 'L' level, and the flip-flop 11_1 is brought into a reset state.例文帳に追加

トリガ信号ＶＣＯ＿ｄｅｌａｙはフリップフロップ１１＿１のトリガ端子Ｔに入力されており、フリップフロップ１１＿１から出力されている分周信号ＶＣＯ＿ｄｉｖ２を‘Ｈ’レベルから‘Ｌ’レベルに遷移して、フリップフロップ１１＿１をリセット状態にする。 - 特許庁

To provide a flip-flop capable of preventing wiring in an LSI from being complicated or increasing channels usable to a signal line by eliminating reset wiring, to provide an integrated circuit using the flip-flop, and to provide a method of resetting the flip-flop.例文帳に追加

リセット配線を無くすことで、ＬＳＩ内の配線の複雑化を防止でき、又は信号配線に利用できるチャネルを増やすことができるフリップフロップ、それを用いた集積回路、及びフリップフロップのリセット方法を提供する。 - 特許庁

A 1st bit of the serial data is outputted to an output 'Q' of a flip-flop 24 and a 2nd bit of the serial data is outputted to an output 'Q' of the flip-flop 24 in clock timing of the dynamic clock S21 received by the flip-flop 24.例文帳に追加

フリップフロップ２４に入力される動作クロックＳ２１のクロックタイミングでフリップフロップ２４の出力「Ｑ」にシリアルデータの１ビット目、フリップフロップ２４の出力「Ｑ」にシリアルデータの２ビット目が出力される。 - 特許庁

Flip-flop circuits 1-4 are interposed between a control signal generating circuit 32 and a 4:1 selector 37, and a flip-flop 5 is interposed between a 1/4 frequency divider 31 and clock terminals C of flip-flop circuits 6, 7, 35, 36.例文帳に追加

マルチプレクサにおいて、制御信号発生回路３２と４：１セレクタ３７の間にフリップフロップ１〜４を介挿し、１／４分周器３１とフリップフロップ６，７，３５，３６のクロック端子Ｃとの間にフリップフロップ５を介挿する。 - 特許庁

FLIP-FLOP CIRCUIT FOR SCAN TEST, LOGIC MACRO, SCAN TEST CIRCUIT AND LAYOUT METHOD THEREOF例文帳に追加

スキャンテスト用フリップフロップ回路、論理マクロ、スキャンテスト回路及びそのレイアウト方法 - 特許庁

The memory cell MC includes a flip-flop FF consisting of 1st and 2nd inverters 150, 152.例文帳に追加

メモリセルＭＣは、第１及び第２のインバータ１５０、１５２からなるフリップフロップＦＦを含む。 - 特許庁

SOURCE DRIVER CIRCUIT, LATCHABLE VOLTAGE LEVEL SHIFTER AND HIGH-VOLTAGE FLIP-FLOP例文帳に追加

ソースドライバー回路、ラッチ可能な電圧レベルシフターおよび高電圧フリップフロップ - 特許庁

A memory cell 55 has inverters of a true side and a complementary side constituting a flip-flop.例文帳に追加

メモリーセル５５は、フリップフロップを構成するトゥルー側及びコンプリメント側インバータをもつ。 - 特許庁

To obtain a scannable asynchronous preset and/or clear flip-flop having latch circuits.例文帳に追加

ラッチ回路を有する走査可能な非同期プリセットおよび／もしくはクリアフリップフロップを得る。 - 特許庁

An expectation comparison circuit 18 compares the output of the D flip flop 17 with expectation data.例文帳に追加

期待値比較回路１８は、Ｄフリップフロップ１７の出力を期待値データと比較する。 - 特許庁

FLIP-FLOP CIRCUIT WITH CLOCK SIGNAL CONTROLLING FUNCTION AND CLOCK CONTROL CIRCUIT例文帳に追加

クロック信号制御機能付フリップフロップ回路、及び、クロック制御回路 - 特許庁

SCAN TEST CIRCUIT DEVICE AND FLIP-FLOP GROUP INITIALIZATION METHOD INSIDE INTEGRATED CIRCUIT例文帳に追加

スキャンテスト回路装置および集積回路内部のフリップフロップ群初期化方法 - 特許庁

The flip-flop circuit 120 latches the serial data output by the conversion circuit 110.例文帳に追加

フリップフロップ回路１２０は、変換回路１１０によって出力されたシリアルデータをラッチする。 - 特許庁

A flip-flop 308 latches a data signal dtffin according to the clock signal iclk.例文帳に追加

フリップフロップ３０８は、クロック信号ｉｃｌｋに従ってデータ信号ｄｔｆｆｉｎをラッチする。 - 特許庁

To provide a scan flip-flop circuit which can realize miniaturization of a circuit configuration and reduction of power consumption.例文帳に追加

回路構成の小型化および低消費電力化を達成するスキャンフリップフロップ回路を得る。 - 特許庁

The selective circuit includes an inverter circuit, a flip-flop circuit, and a selector circuit.例文帳に追加

選択回路は、インバータ回路と、フリップフロップ回路と、セレクタ回路と、を有する。 - 特許庁

THERMOPLASTIC RESIN COMPOSITION FOR MOLDED ARTICLE HAVING FLIP-FLOP METALLIC FEELING例文帳に追加

フリップフロップ性メタリック感を有する成形品用熱可塑性樹脂組成物 - 特許庁

A set/reset flip flop circuit F/F 6 detects the termination of a low pulse area.例文帳に追加

セット・リセットフリップフロップ回路F/F６は、Lowパルス領域終了を検出する。 - 特許庁

FLIP-FLOP WITH SCAN, SEMICONDUCTOR APPARATUS, AND MANUFACTURING METHOD FOR SEMICONDUCTOR APPARATUS例文帳に追加

スキャン付きフリップフロップ、半導体装置及び半導体装置の製造方法 - 特許庁

The dot clock from the clock delay 22 is made into a D input of the D flip-flop 23.例文帳に追加

クロックディレイ２２からのドットクロックをＤフリップフロップ２３のＤ入力とする。 - 特許庁

A flip-flop 13 drives the switches M1 and M2 in accordance with the output of the comparator 12.例文帳に追加

フリップフロップ１３は、コンパレータ１２の出力に従ってスイッチＭ１およびＭ２を駆動する。 - 特許庁