「FLIP FLOP」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The flip-flop circuit 10 is provided with a mismatch detecting circuit DDC and a clock controlling circuit CCC.例文帳に追加

フリップフロップ回路１０に、不一致検出回路ＤＤＣとクロック制御回路ＣＣＣとを設ける。 - 特許庁

The flip-flop circuit 3 holds the WBL address latched in the previous step, when a second write-in command is inputted.例文帳に追加

フリップフロップ回路３は、第２の書込みコマンドが入力されたときには、前回にラッチしたＷＢＬアドレスを保持する。 - 特許庁

A second flip flop 12 synchronizes the signal S1B with the first clock CK1, and outputs a new clock S1C.例文帳に追加

第２のフリップフロップ１２は、信号Ｓ１Ｂを第１のクロックＣＫ１に同期させて、新たなクロックＳ１Ｃとして出力する。 - 特許庁

Thus, the scan flip-flop including the delay circuit and the buffer are separately used in accordance with the size of clock skew.例文帳に追加

このように、クロックスキューの大きさに応じて、遅延回路を含むスキャンフリップフロップと、バッファとが使い分けられる。 - 特許庁

Also, the 1/2 frequency divided clock signal Q3 whose phase is shifted by 90 degrees to the clock signal Q1 is generated in the D flip-flop 7.例文帳に追加

また、Ｄ型フリップフロップ７でそのクロック信号Ｑ１に対して位相が９０度ずれた１／２分周クロック信号Ｑ３を生成する。 - 特許庁

A flip-flop carrying netlist description on the transmitting side between blocks is displaced by a half period retard cell.例文帳に追加

ネットリスト記述された、ブロック間の送信側のフリップフロップを、半周期遅延セルに置換する。 - 特許庁

A phase adjustment circuit T1 recovers three consecutive data from data stored in the flip-flop circuits FF1a to FF3a, FF1b to FF3b.例文帳に追加

位相調整回路T1は、フリップフロップ回路FF1a〜FF3a、FF1b〜FF3bで記憶されたデータから連続する３つのデータを再生する。 - 特許庁

An input part 110 receives a net list A showing the spare cell including a scan flip-flop.例文帳に追加

入力部１１０は、スキャンフリップフロップが含まれるスペアセルを示すネットリストＡを受け付ける。 - 特許庁

A flip-flop circuit 13 uses a trailing edge of the input clock to apply 1/2 frequency division to the input clock.例文帳に追加

フリップフロップ回路１３は、入力クロックの立下りエッジを利用してその入力クロックを２分周する。 - 特許庁

To provide a semiconductor memory by which crossing wiring can be formed readily on a flip flop with a large margin.例文帳に追加

フリップフロップにおける交叉配線の形成が容易であり、マージンを大きくとって製造することが可能である半導体記憶装置を提供する。 - 特許庁

The RS latch 2 changes in dependence on the output of a D flip-flop 4 constituting the register 14 to continuously save a state of the register 14.例文帳に追加

ＲＳラッチ２は、レジスタ１４を構成するＤフリップフロップ４の出力に応じて変化し、レジスタ１４の状態を常に保存する。 - 特許庁

The polarity deciding apparatus 11 is provided with a pulse signal generation circuit 12, a D flip-flop 13 and an erroneous decision prevention circuit 14.例文帳に追加

極性判定装置１１は、パルス信号生成回路１２、Ｄフリップフロップ１３、及び誤判定防止回路１４を備える。 - 特許庁

This logic circuit inputs a clock signal 1 at the clock input terminal CL of a D flip-flop 4a and outputs a signal 3a from the output terminal Q.例文帳に追加

Ｄフリップフロップ４ａのクロック入力端ＣＬにはクロック信号１が供給され、出力端Ｑは信号３ａを出力する。 - 特許庁

The output voltage is rectified through a diode D1 and a capacitor C1 and is input to an RS flip-flop 12.例文帳に追加

出力された電圧は、ダイオードＤ１とコンデンサＣ１とにより整流され、ＲＳフリップフロップ１２に入力される。 - 特許庁

Subsequently, a transmitting side selector 6 outputs optional data from internal logic, and a receiving side flip-flop 11 fetches the data.例文帳に追加

その後、送信側セレクタ６にて内部論理からの任意データを出力して、受信側フリップフロップ１１にてデータ取り込みを行なう。 - 特許庁

The output signal of the 1st flip-flop F/F1 is supplied to 2nd input terminals of the positive input AND circuit AND1 and negative input AND circuit AND2.例文帳に追加

第１フリップフロップF/F1の出力信号は、正入力論理積回路AND1と負入力論理積回路AND2の第２入力端に供給される。 - 特許庁

A flip/flop circuit FF2 turns a mask signal MS into a low level when the count value becomes 0.例文帳に追加

フリップフロップ回路ＦＦ２は、カウント値が０となった場合にマスク信号ＭＳをローレベルとする。 - 特許庁

The information stored in the flip-flop 51(1) is outputted as timing information corresponding to a 1st valid path.例文帳に追加

１番目の有効パスに対応するタイミング情報として、フリップフロップ５１(1)に格納されている情報が出力される。 - 特許庁

A plurality of flip-flop circuits in different circuit configurations are consolidated on one semiconductor substrate.例文帳に追加

同一のデジタル信号処理を行う、回路構成の異なる複数のフリップフロップ回路が一つの半導体基板上に混載される。 - 特許庁

The flip-flop 23 maintains the D input when the comparator 21 outputs an 'H' level signal and outputs a Q output.例文帳に追加

Ｄフリップフロップ２３はコンパレータ２１が「Ｈ」レベルの信号を出力した時のＤ入力を保持しＱ出力とする。 - 特許庁

These waveform edges are supplied to an RS flip-flop 26 for detection of a phase difference code (leading or lagging phase).例文帳に追加

これらをＲＳフリップフロップ２６に供給することによって、位相差の符号（進み位相か遅れ位相か）が検出される。 - 特許庁

A flip-flop circuit 4 interconnects inputs and outputs of two inverters 41, 42 to have two stable states.例文帳に追加

フリップフロップ回路４は、２つのインバータ４１、４２の入出力を相互に接続して２つの安定状態を持つようになっている。 - 特許庁

This flip-flop circuit 100 is operated by a first clock signal CLK having an amplitude lower than the amplitude of input data D.例文帳に追加

フリップフロップ回路１００は入力データＤの振幅より低振幅の第１クロック信号ＣＬＫにより動作する。 - 特許庁

Flip-flop circuits FF1 to FF6 are constituted by arbitrarily combining and cascading a couple of latch circuits L1 and L2.例文帳に追加

フリップフロップ回路ＦＦ１〜ＦＦ６は、１対のラッチ回路Ｌ１、Ｌ２を任意組み合わせで縦続接続して構成する。 - 特許庁

The overheat protection circuit 32 includes an overheat temperature detection circuit 32a, a restarting circuit 32b, and an RS flip flop circuit 32c.例文帳に追加

加熱保護回路３２は、加熱温度検出回路３２ａ、再起動回路３２ｂ及びＲＳフリップフロップ回路３２ｃを有している。 - 特許庁

The flip-flop circuit 3 latches a WBL address, when a first write-in command is inputted.例文帳に追加

フリップフロップ回路３は、第１の書込みコマンドが入力されたときには、ＷＢＬアドレスをラッチする。 - 特許庁

FLIP-FLOP FUNCTIONAL ELEMENT, SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD AND DEVICE FOR DESIGNING THE SAME例文帳に追加

フリップフロップ機能素子、半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計装置 - 特許庁

In this clock signal switching device 1, the 1/2 frequency divided clock signal Q1 of a source clock signal CLK is generated in a D flip-flop 2.例文帳に追加

クロック信号切り換え装置１では、Ｄ型フリップフロップ２で原クロック信号ＣＬＫの１／２分周クロック信号Ｑ１を生成する。 - 特許庁

An input delay test of the client designed circuit 14 is conducted by performing a delay test between the scan flip-flop 21, 24.例文帳に追加

顧客側設計回路１４の入力遅延試験をスキャンフリップフロップ２２、２４間の遅延試験を行うことで実行する。 - 特許庁

A flip-flop circuit 81-L-K holds inputted digital data (data) by unit of bit, sequentially outputs the data to rear stages and finally holds data K(bitL).例文帳に追加

フリップフロップ回路81-L-Kは、入力したデジタルデータ（データ）を１ビット単位で保持し、順次後段に出力し、最終的にデータK(bitL)を保持する。 - 特許庁

Several color variations can be obtained by selecting the color of a flip-flop type pigment.例文帳に追加

フリップフロップ性顔料の色を選択することにより数種のカラーバリエーションを得ることができる。 - 特許庁

The NOR gates of the flip-flop and the buffer unit receive clear signals as inputs and are composed of PMOS transistors.例文帳に追加

フリップフロップとバッファー部のＮＯＲゲートは、クリア信号を入力として有し、ＰＭＯＳトランジスタから構成される。 - 特許庁

DIA' outputted from the flip-flop circuit 1 and CK' outputted from the delay circuit 2 are inputted to the EXOR circuit 3 together.例文帳に追加

フリップフロップ回路１から出力されるＤＩＡ´と遅延回路２から出力されるＣＫ´は共にＥＸＯＲ回路３に入力される。 - 特許庁

Output data of a logic circuit A is captured and held by a flip-flop circuit OSFF for observation.例文帳に追加

論理回路Ａの出力データは観測用フリップフロップ回路ＯＳＦＦに取り込まれ、かつ保持される。 - 特許庁

The output of a Q terminal is fixed with timing displaced for every flip-flop circuit corresponding to each of the groups X, Y, and Z divided into groups.例文帳に追加

グループ分けした各グループＸ，Ｙ，Ｚに対応するフリップフロップ回路ごとに、タイミングをずらせてＱ端子の出力を固定していく。 - 特許庁

An error determining circuit (EDK) is provided which receives the input and the output of a specific flip-flop (FF(i)).例文帳に追加

特定のフリップフロップ（ＦＦ（ｉ））の入力および出力を受ける誤り判定回路（ＥＤＫ）を設ける。 - 特許庁

A scan flip-flop 1 switches a SCANIN signal and a signal of a D terminal by a ScanEnable signal and inputs it.例文帳に追加

スキャンフリップフロップ１はScanEnable信号によりSCANIN信号とD端子の信号とを切り替えて入力する。 - 特許庁

At the output terminal SO for the next stage scan flip-flop circuit 1, the output is fixed during normal operation.例文帳に追加

そして，次段のスキャンフリップフロップ回路１向けの出力端子ＳＯにおいては，通常動作時に出力が固定されるようにする。 - 特許庁

To realize formation of a tree structure without considering a repairing flip-flop in a semiconductor circuit.例文帳に追加

半導体回路において、リペア用フリップフロップを考慮することなくツリー構造を形成できるようにする。 - 特許庁

Flip-flop circuits 10, 11 and 12 constitute a scanning path when receive the supply of a shift mode signal.例文帳に追加

フリップフロップ回路１０，１１，１２はシフトモード信号が供給されるとスキャンパスを構成する。 - 特許庁

When detecting that the detection flip-flop 4 is reset, a CPU 10 executes initialization.例文帳に追加

ＣＰＵ１０は、検出用フリップフロップ４がリセット状態になっていることを検出すると、初期化処理を実行する。 - 特許庁

The output terminal of the output signal inverter is an output signal Q terminal of the Flip-Flop circuit.例文帳に追加

当該出力信号インバータの出力端は、フリップ・フロップ回路の出力信号Ｑ端子である。 - 特許庁

At this time, a designer can consider delay and clock cycles between terminals by the smallest number of flip-flop N.例文帳に追加

このときに、設計者は、最も小さいフリップフロップ数Ｎにより、端子間の遅延とクロックサイクルとを考慮することができる。 - 特許庁

FLIP-FLOP CIRCUIT WITH SCANNING FUNCTION, SCANNING TEST CIRCUIT, AND SCANNING TEST CIRCUIT WIRING METHOD例文帳に追加

スキャン機能付フリップフロップ回路およびスキャンテスト回路ならびにスキャンテスト回路配線方法 - 特許庁

The method performs an initial input step of setting a test initial value to the flip-flop using a serial scan input.例文帳に追加

フリップフロップにテスト用の初期値をシリアルスキャン入力により設定する初期入力工程を行う。 - 特許庁