「FLIP FLOP」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The sense amplifier has first, second, third, and fourth FETs M1, M2, M3, and M4 respectively which are made flip-flop connection.例文帳に追加

本発明の例に関わるセンスアンプは、フリップフロップ接続される第１、第２、第３及び第４のＦＥＴ Ｍ１，Ｍ２，Ｍ３，Ｍ４を有する。 - 特許庁

To provide a pipe line processing circuit where reduction in throughput caused by an unnecessary standby operation of a flip flop is avoided.例文帳に追加

フリップフロップの不要な待機動作に起因するスループットの低下が回避されたパイプライン処理回路を得る。 - 特許庁

The part 34 consists of a flip-flop and a delay element and does not include an analog timer circuit such as a monostable multivibrator.例文帳に追加

マスク用信号生成部３４は、フリップフロップと遅延素子から構成され、単安定マルチバイブレータなどのアナログタイマ回路を含まない。 - 特許庁

A control unit 9 includes an integration circuit 12, a voltage comparator COMP1, and a one-shot flip flop FF1.例文帳に追加

制御部９は積分回路１２、電圧比較器ＣＯＭＰ１、１ショットフリップフロップＦＦ１を備える。 - 特許庁

With reference to the scan-designed semiconductor integrated circuit, a clocked scan flip-flop (abbreviated as FF) is used for a scan FF.例文帳に追加

スキャン設計された半導体集積回路に対して、スキャンフリップフロップ(以下FF)にクロックドスキャンFFを用いる。 - 特許庁

A flip-flop circuit 11 uses a leading edge of an input clock to apply 1/2 frequency division to the input clock.例文帳に追加

フリップフロップ回路１１は、入力クロックの立上りエッジを利用してその入力クロックを２分周する。 - 特許庁

The D-type flip-flop 27 which is controlled with a synchronized signal outputs the binary signal from which the binary hazard is eliminated.例文帳に追加

同期信号により制御されたＤ型フリップ・フロップ２７がその２値ハザードを除去した２値信号を出力する。 - 特許庁

A flip flop 21 is provided to store a test data output from the circuit 2 toward the bidirectional terminal.例文帳に追加

組み合わせ回路２から双方向端子に向けて出力されるテストデータを記憶するフリップフロップ２１が設けられている。 - 特許庁

LATCH CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT PROVIDED WITH THE SAME, SRAM, FLIP-FLOP CIRCUIT, INFORMATION APPARATUS, COMMUNICATION APPARATUS, AV APPARATUS, AND MOBILE OBJECT例文帳に追加

ラッチ回路及びこれを備えた半導体集積回路、ＳＲＡＭ、フリップフロップ回路、情報機器、通信機器、ＡＶ機器及び移動体 - 特許庁

To provide a scan flip flop which never mis-latches in both scan and capture modes.例文帳に追加

スキャンモードとキャプチャモードとの双方でミスラッチを生じないスキャンフリップフロップを提供する。 - 特許庁

When a phototransistor 201 receives once light, a D type flip-flop 203 outputs a high level at an output Q.例文帳に追加

一旦、フォトトランジスタ２０１が受光すると、Ｄタイプフリップフロップ２０３は出力Ｑにハイレベルを出力する。 - 特許庁

An MTCMOS flip-flop breaks a leakage current path during a sleep mode to retain an output data signal.例文帳に追加

ＭＴＣＭＯＳフリップフロップは、スリープモードの間に漏れ電流経路を遮断して、出力データ信号を維持する。 - 特許庁

Upper rank bit data Data1 received from the first receiver is delayed by a predetermined time by a flip-flop part 201.例文帳に追加

第１レシーバからの上位ビットデータＤａｔａ１は、フリップフロップ部２０１によって所定時間だけ遅延される。 - 特許庁

CONTROL SIGNAL GENERATOR, LATCH CIRCUIT FOR IMPLEMENTING SCANNING FUNCTION, AND CONTROL METHOD FOR FLIP-FLOP AND OPERATION THEREOF例文帳に追加

制御信号発生器、スキャニング機能を行うラッチ回路、フリップフロップ及び前記フリップフロップの動作の制御方法 - 特許庁

Since the CK terminal of a flip-flop circuit IC2b also changes from a LO level to the HI level, a /Q terminal becomes the LO level.例文帳に追加

フリップフロップ回路ＩＣ２ｂのＣＫ端子もＬＯレベルからＨＩレベルに変化するので、／Ｑ端子はＬＯレベルとなる。 - 特許庁

To provide a semiconductor device at low cost having superior mass production with the use of flip-flop connection, and its manufacturing method.例文帳に追加

フリップチップ接続を用い、安価で量産性に優れた半導体装置およびその製造方法を提供する。 - 特許庁

A standoff contact array is disposed between a mount substrate of a flip-flop package and a board (410).例文帳に追加

スタンドオフ接触配列は、フリップフロップパッケージの実装基板とボードとの間に配置される（４１０）。 - 特許庁

Data are inputted and set in each flip-flop on condition that the timing constraint violation is not generated in an LSI.例文帳に追加

ＬＳＩをタイミング制約違反が発生しない条件で、データを入力し、各フリップフロップに設定する。 - 特許庁

Each of comparators S1, S2, S3 compares a corresponding reference voltage with an input signal, and flip-flop circuits FF1a to FF3a, FF1b to FF3b store their comparison results.例文帳に追加

各コンパレータS1、S2、S3は、対応する基準電圧と入力信号とを比較し、フリップフロップ回路FF1a〜FF3a、FF1b〜FF3bは、その比較結果を記憶する。 - 特許庁

A signal connection part 12 wires the observation point and the scan flip-flop included in the spare cell associated with the observation point.例文帳に追加

信号接続部１２は、観測ポイントと、該観測ポイントと関連づけられたスペアセルが含むスキャンフリップフロップとを配線する。 - 特許庁

The timer circuit 8 changes the timing of resetting of the flip-flop circuit FF1, in accordance with fluctuation of the power source voltage.例文帳に追加

タイマ回路８は、電源電圧の変動に応じて、上記フリップフロップ回路ＦＦ１がリセットされるタイミングを変える。 - 特許庁

At the start-up of the oscillatory wave motor, however, an RS flip flop 41 causes the 16-bit register 43 to output specific speed data.例文帳に追加

ただし、振動波モータの起動時には、ＲＳフリップフロップ４１が１６ビットレジスタ４３に特定な速度データを出力させる。 - 特許庁

The output of an AND circuit 3-2-1 becomes "1", and the internal value of an RS flip-flop 3-3-1 is set to "1".例文帳に追加

ＡＮＤ回路３−２−１の出力が、“１”になり、ＲＳフリップ・フロップ３−３−１の内部値が“１”にセットされる。 - 特許庁

When the switches 105 and 106 are in a conductive state, the semiconductor storage device 1 operates as an SR flip-flop circuit.例文帳に追加

スイッチ１０５、１０６が導通状態にあれば半導体記憶装置１はＳＲフリップフロップ回路として動作する。 - 特許庁

An error discrimination part 2 is provided with a 15-input OR circuit 3, a 2-input AND circuit 4 and a clock synchronization type set flip-flop 5.例文帳に追加

エラー弁別部２は、１５入力論理和回路３、２入力論理積回路４及びクロック同期式セットフリップフロップ５を有する。 - 特許庁

The clock signal generator is a flip-flop circuit, and a three-phase buffer may be used as the additional logic circuit.例文帳に追加

クロック信号生成器はフリップフロップであり、付加ロジック回路は三相バッファとすることもできる。 - 特許庁

A control circuit 20 outputs a start pulse ST for starting jitter measurement to an RS flip-flop 22.例文帳に追加

制御回路２０はＲＳフリップフロップ２２に対してジッタ測定を開始するスタートパルスＳＴを出力する。 - 特許庁

To provide a pulse-based flip-flop for scan-input and data output to a semiconductor device.例文帳に追加

半導体装置にスキャン入力及びデータを出力するパルス基盤のフリップフロップを提供する。 - 特許庁

To optimize body bias control to a data holding flip-flop using an SOI type MOS transistor according to its operating state.例文帳に追加

ＳＯＩ型のＭＯＳトランジスタを用いたデータ保持型フリップフロップに対するボディーバイアス制御をその動作状態に応じて最適化する。 - 特許庁

To provide a flip-flop(FF), circuit which can be constituted as a high- density semiconductor integrated circuit(IC) and operates relatively fast with a low power consumption.例文帳に追加

高密度で半導体集積回路（ＩＣ）化が可能であり、低消費電力且つ比較的高速動作するフリップフロップ（ＦＦ）回路を提供する。 - 特許庁

To make it easy to adjust timing in performing stop control of partial electric power supply in a flip-flop.例文帳に追加

フリップフロップにおいて一部の電源供給を停止制御する際のタイミング調整を容易にする。 - 特許庁

The JK flip-flop circuit 60, 62 has a J terminal connected with a constant voltage power supply and a grounded inverted K terminal.例文帳に追加

ＪＫフリップフロップ回路６０、６２のＪ端子は定電圧電源に接続されており、反転Ｋ端子は接地されている。 - 特許庁

The flip-flop 2 shifts its output to a specific state depending on timing of the received signal.例文帳に追加

フリップフロップ２は、入力される信号のタイミングに応じて、出力を特定の状態に遷移させる。 - 特許庁

A flip-flop generates PWM output by using the selected turn indicator signal and a frequency-divided signal.例文帳に追加

フリップフロップは、選択されたターンインジケータ信号と周波数分割された信号とを使ってＰＷＭ出力を生成する。 - 特許庁

To reduce power consumption and EMI and to secure wiring resources for easy wiring when achieving a flip-flop circuit with gate arrays.例文帳に追加

ゲートアレイを用いて実現する場合に、消費電力およびＥＭＩの低減化を図るとともに、配線リソースを確保して配線の容易化を図ること。 - 特許庁

Output from the D flip-flop 22 is delivered to its input terminal D through an inverter 23.例文帳に追加

また、Ｄ型フリップフロップ２２の出力をインバータ２３を介してその入力端子Ｄに入力する。 - 特許庁

A timing generator 16 brings an RS flip-flop 17 into a set state at any timing set by a processing unit 10 for control.例文帳に追加

タイミング発生器１６は、制御用処理装置１０によって設定された任意のタイミングでＲＳフリップ１７をセット状態にする。 - 特許庁

The flip-flop fetches data outputted from a low-speed outer device 61 or a high-speed outer device 62 in synchronization with the clock signal.例文帳に追加

フリップフロップは，低速外部デバイス６１または高速外部デバイス６２から出力されるデータをクロック信号に同期して取り込む。 - 特許庁

A flip-flop 13 buffers the interference amplitude A and supplies interference amplitude A' relative to an equalization result Z of a slot which is one slot ahead to a spreader 14.例文帳に追加

フリップフロップ１３は、干渉振幅Aをバッファリングし、１つ前のslotの等化結果Zに対する干渉振幅A'を拡散器１４に供給する。 - 特許庁

To provide a semiconductor integrated circuit which hardly causes timing error in the flip-flop even when production variations occur.例文帳に追加

製造ばらつきが発生しても、フリップフロップにおいてタイミングエラーが発生しにくい半導体集積回路を提供する。 - 特許庁

To provide a flip-flop circuit narrow in the width of a setup/hold window, and to provide a comparator small in area and fast in calculation speed.例文帳に追加

セットアップ／ホールドウィンドウの幅が狭いフリップフロップ回路、及び、小面積で計算速度が速い比較器を提供する。 - 特許庁

When power potential returns again after short break occurs, pieces of data of the flip-flop circuits FF1, FF2 mutually become the same value.例文帳に追加

瞬停が発生した後、再び、電源電位が元に戻ると、フリップフロップ回路ＦＦ１，ＦＦ２のデータは、互いに同じ値となる。 - 特許庁

A control bus 17 is installed for controlling the multiplexers 22, 28, the flip-flop 24, and the latch 26.例文帳に追加

制御バス１７はマルチプレクサ２２、２８、フリップフロップ２４、及びラッチ２６を制御するのに設けられる。 - 特許庁

When Low is output from an OR circuit 39 every 2 ms (K), Hi is input to a PR terminal of a D flip-flop 42 (L).例文帳に追加

オア回路３９から２ｍｓ毎にＬｏｗが出力されると（Ｋ）、Ｄフリップフロップ４２のＰＲ端子へＨｉが入力される（Ｌ）。 - 特許庁

A signal 3a is supplied to the clock input terminal CL of a D flip-flop 4b and a signal 3b is outputted from the output terminal Q.例文帳に追加

Ｄフリップフロップ４ｂのクロック入力端ＣＬには信号３ａが供給され、出力端Ｑは信号３ｂを出力する。 - 特許庁