「FLIP FLOP」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

The flip-flops 5 with a reset terminal are inserted on the scan paths 3 and the flip-flops 5 with reset terminal are specified by a mask register 4 and are reset, so that the flip-flop values out of the test object for inputting in the flip-flops 5 with reset terminal are initialized and masked.例文帳に追加

スキャンパス３上にリセット端子付きフリップフロップ５を挿入し、マスクレジスタ４によりリセット端子付きフリップフロップ５を指定してリセットすることにより、リセット端子付きフリップフロップ５に入力するテスト対象外フリップフロップの値を初期化し、マスクする。 - 特許庁

Since a comparatively large clock skew occurs between the flip flop belonging to a prescribed group connected by the scan path and the scan flip flop belonging to the different group, the scan flip-flops including delay circuits are applied to the scan flip-flops in the final stages of the respective groups.例文帳に追加

スキャンパスによって接続するあるグループに属するスキャンフリップフロップと、別のグループに属するスキャンフリップフロップとの間に比較的大きなクロックスキューが発生するので、各グループの最後段のスキャンフリップフロップに、遅延回路を含むスキャンフリップフロップを適用する。 - 特許庁

The synchronous counter is provided with at least three flip-flop circuits of a chain structure and at least two sets of two-input EXOR gates interposed in the chain structure, and a critical path, where the output of one flip-flop circuit leads to the input of another flip-flip is configured with one stage of the two-input EXOR gate.例文帳に追加

同期式カウンタはチェーン構造を有する少なくとも３個のフリップフロップと、チェーン構造に介在する少なくとも２個の２入力ＥＸＯＲゲートとを備えており、フリップフロップのうちの１つの出力がこれとは別のフリップフロップの入力に至るクリティカルパスが２入力ＥＸＯＲゲートの１段で構成されるようにした。 - 特許庁

Using the flip-flop primitives provided eases the tedium of modeling storage devices 例文帳に追加

提供したフリップフロッププリミティブを使用すれば,記憶デバイスをモデリングする単調さが軽減される - コンピューター用語辞典

SNA defines three send and receive modes: full duplex, half-duplex contention, and half-duplex flip-flop 例文帳に追加

SNAでは,全2重,半2重競合(コンテンション),半2重フリップフロップの3通りの送受信モードが定義されている - コンピューター用語辞典

A first multiplexer 22 connects selectively one of plural inputs to the flip-flop 24.例文帳に追加

第１のマルチプレクサ２２は複数の入力のうちの１つを選択的にフリップフロップ２４に接続する。 - 特許庁

This static clock pulse oscillator includes plural stages, each of which includes a reset-set flip flop 3 and a gate circuit 4.例文帳に追加

スタティッククロックパルス発振器は複数の段を含み、各段がリセット−セットフリップフロップおよびゲート回路を含む。 - 特許庁

The standard setting data from the ROM 3 are ordinarily outputted from the selector 5 through the flip-flop 7 to the CPU bus 8.例文帳に追加

セレクタ５からＣＰＵバス８には、通常は、ＲＯＭ３からの標準的な設定データがフリップフロップ７を経て出力される。 - 特許庁

A 2nd flip-flop (38) once locked by the timer (30) sends the value of the latched signal line to the digital circuit (12).例文帳に追加

第２のフリップフロップ(38)は、タイマー(30)によってクロッキングされると、ラッチされた信号ラインの値をディジタル回路(12)に送る。 - 特許庁

FLIP FLOP HAVING INVERTER FEEDBACK STRUCTURE WITH GATE HAVING PRESET/CLEAR LOGIC INSIDE例文帳に追加

プリセット／クリアの論理が内蔵されているゲート付きインバータ・フィードバック構造を有するフリップフロップ - 特許庁

The backflow prevention circuit 100 includes a comparator 200, a backflow detection circuit 300, a memory 400, a flip-flop 500, and a synchronous rectification element Mn (110).例文帳に追加

逆流防止回路100を、コンパレータ200、逆流検出回路300、メモリ400、フリップフロップ500及び同期整流素子Mn(110)で構成する。 - 特許庁

The binary signal is latched by the clock signal PCK in a D flip-flop 85 and reproduced data are obtained.例文帳に追加

Ｄフリップフロップ８５で、二値信号をクロック信号ＰＣＫでラッチして再生データＤＰを得る。 - 特許庁

When the reset signal/RESET becomes 'H', the flip-flop circuits FF1, FF2 fetch data by being synchronized with a clock signal CLOCK.例文帳に追加

リセット信号／ＲＥＳＥＴが“Ｈ”になると、クロック信号ＣＬＯＣＫに同期して、フリップフロップ回路ＦＦ１，ＦＦ２は、データを取り込む。 - 特許庁

An output delay test of an IP macro 12 is conducted by performing a delay test between the scan flip-flop 21, 22.例文帳に追加

ＩＰマクロ１２の出力遅延試験をスキャンフリップフロップ２１、２２間の遅延試験を行うことで実行する。 - 特許庁

A level shifter 13 for boosting the voltage of the clock signal CK is provided for each SR flip-flop F1 for composing the shift register 11.例文帳に追加

シフトレジスタ１１を構成する各ＳＲフリップフロップＦ１毎に、クロック信号ＣＫを昇圧するレベルシフタ１３が設けられている。 - 特許庁

A signal output from an output terminal of the macro-block is inputted into the flip-flop for observation.例文帳に追加

観測用フリップフロップには、マクロブロックの出力端子から出力された信号が入力される。 - 特許庁

The flip-flop circuit 300 is provided with a master latch circuit 310 which latches input data according to the clock signal.例文帳に追加

フリップフロップ回路３００は、クロック信号に応じて、入力データをラッチするマスターラッチ回路３１０を備える。 - 特許庁

A flip-flop circuit 20 comprises a master latch circuit 1, a slave latch circuit 3, a clamp section 3, and a clock buffer circuit 4.例文帳に追加

フリップフロック回路２０には、マスターラッチ回路１、スレーブラッチ回路２、クランプ部３、及びクロックバッファ回路４が設けられる。 - 特許庁

INPUT LOGIC GATE CIRCUIT, LATCH CIRCUIT, FLIP-FLOP CIRCUIT, FREQUENCY DIVIDING CIRCUIT AND PORTABLE TERMINAL PROVIDED WITH THEM例文帳に追加

入力論理ゲート回路、ラッチ回路、フリップフロップ回路、分周回路、及びそれらを備えた携帯端末 - 特許庁

A light detecting semiconductor element 2A is flip-flop connected on the internal electrode 4A of the glass substrate 41.例文帳に追加

光検出半導体素子２Ａをガラス基板４１の内部電極４Ａ上にフリップチップ接続する。 - 特許庁

A D flip flop 17 outputs the output of the phase detection circuit 20 by triggering the output by a detection strobe signal STB.例文帳に追加

Ｄフリップフロップ１７は、位相判定回路２０の出力を判定ストローブ信号ＳＴＢでトリガして出力する。 - 特許庁

A D flip-flop 50 latches the composite synchronizing signal CS by the pulse P3 to generate a polarity discriminating signal S.例文帳に追加

Ｄフリップフロップ５０はコンポジット同期信号ＣＳを第３タイミングパルスＰ３でラッチして極性判別信号Ｓを生成する。 - 特許庁

To a flip-flop FF2, the internal clock signal 2CLK is input by a clock selector CS for a loop-back test.例文帳に追加

またフリップフロップＦＦ２には、ループバック試験には、クロックセレクタＣＳによって内部クロック信号２ＣＬＫが入力される。 - 特許庁

A pulse generating circuit 20 prohibits the switches M1 and M2 from switching for a certain period after the Q output of the flip-flop 13 changes.例文帳に追加

パルス生成回路２０は、フリップフロップ１３のＱ出力が変化すると、その後一定期間、スイッチＭ１およびＭ２のスイッチングを禁止する。 - 特許庁

To guarantee the operation of an output register (flip-flop) connected with the output buffer of a semiconductor integrated circuit surely.例文帳に追加

半導体集積回路の出力バッファに接続された出力レジスタ（フリップフロップ）の動作保証を確実にする。 - 特許庁

A multiplexer 58 selects and outputs either the output of the combination logic circuit block or the output of the flip-flop 57.例文帳に追加

マルチプレクサ５８は、組み合わせ論理回路ブロックの出力またはフリップフロップ５７の出力を選択して出力する。 - 特許庁

A first flip flop 11 synchronizes the original clock S1A with a second clock CK2, and outputs a signal S1B.例文帳に追加

第１のフリップフロップ１１は原クロックＳ１Ａを第２のクロックＣＫ２に同期させ、信号Ｓ１Ｂとして出力する。 - 特許庁

A flip-flop circuit (level detection circuit) FF detects a level reduction of the nodes W1, W2.例文帳に追加

フリップフロップ回路（レベル検出回路）ＦＦは、前記ノードＷ１、Ｗ２の電位低下を検出する。 - 特許庁

A selection register 12 includes a plurality of flip-flop circuits FF1-FF7 capable of invalidating a reset function.例文帳に追加

選択レジスタ１２は、リセット機能を無効化することが可能な複数のフリップフロップ回路ＦＦ１〜ＦＦ７を含む。 - 特許庁

To thin and miniaturize an optical pickup by flip-flop mounting a light-receiving circuit semiconductor chip on a flexible substrate.例文帳に追加

受光回路半導体チップをフレキシブル基板にフリップチップ実装することで光ピックアップの薄型化および小型化を実現する。 - 特許庁

To prevent a malfunction during low-speed clock operation by fixing a level of a floating node inside a dynamic flip-flop circuit.例文帳に追加

ダイナミック型フリップフロップ回路内部のフローティングノードのレベルを固定させて低速クロック動作時の誤動作を防止する。 - 特許庁

An oscillator part 4 oscillates a timing signal and resets the RS-flip flop 5 with a timing signal.例文帳に追加

オシレータ部４は、タイミング信号を発振し、このタイミング信号で、ＲＳ−フリップフロップ５をリセットする。 - 特許庁

After a resilient bump is formed on a die, a semiconductor (flip-flop) packaging part is manufactured by using a non-conductive adhesive at this time.例文帳に追加

弾性のバンプをダイ上に形成させた後、非導電接着剤の使用を合わせることで半導体（フリップチップ）実装の部品を製造する。 - 特許庁

Thereby, the unnecessary data output from the flip-flop circuit is adaptively blocked to suppress generation of an unnecessary event or unnecessary circuit operation.例文帳に追加

これにより、フリップフロップ回路からの無用なデータ出力が適応的に阻止され、無用な回路動作やイベントの発生が抑制される。 - 特許庁

To provide a flip-flop circuit, with which a set/reset function can be provided with a little number transistors.例文帳に追加

少ない数のトランジスターでセット／リセット機能を実現することができるフリップフロップ回路を提供する。 - 特許庁

To provide a scan flip-flop for executing a scan test without obstructing the skew adjustment of a clock line.例文帳に追加

クロックラインのスキュー調整を阻害することなくスキャンテストを実行することが可能なスキャンフリップフロップを提供する。 - 特許庁

The emitter 6 can continuously emit the electrons by a memory function of the flip-flop circuit F.例文帳に追加

フリップフロップ回路Ｆのメモリ機能により、エミッタ６に対して、連続的な電子の放出を行わせることができる。 - 特許庁

This flip-flop circuit for scan test comprises a scan test data output terminal QT in addition to Q-terminal and/Q-terminal.例文帳に追加

スキャンテスト用フリップフロップ回路は、Ｑ端子と、／Ｑ端子の他に、スキャンテスト用データ出力端子ＱＴを有する。 - 特許庁

A logic circuit 2 like a flip-flop which adjusts operation timing by using an inputted clock signal is arranged on a substrate 6.例文帳に追加

入力されたクロック信号によって動作タイミングを合わせるフリップフロップ等のロジック回路２を基板６上に設ける。 - 特許庁

An internal circuit (3) of the electronic circuit is operated in a test mode or a normal mode corresponding to output signal level of the D type flip-flop.例文帳に追加

電子回路の内部回路（３）はＤタイプ−フリップフロップの出力信号レベルに対応してテストモード又は通常モードにて動作させる。 - 特許庁

To provide a parallel-serial converter capable of fetching data to a flip-flop at appropriate timing even when signal timing varies.例文帳に追加

信号タイミングが変動しても適切なタイミングでフリップフロップにデータを取り込むことが可能なパラレル−シリアル変換器を提供する。 - 特許庁

To reduce the circuit scale of a semiconductor storage device comprising a flip-flop circuit and ferroelectric capacitors.例文帳に追加

フリップフロップ回路と強誘電体キャパシタとからなる半導体記憶装置の回路規模を削減する。 - 特許庁

METHOD AND APPARATUS FOR ELIMINATING SHOOT THROUGH EVENT DURING MASTER SLAVE FLIP FLOP SCANNING例文帳に追加

マスタ・スレーブ・フリップ・フロップ走査動作中のシュート・スルー事象を除去する方法及び装置 - 特許庁

Comparison verification between the comparison source circuit and the comparison target circuit is performed for a logic cone beginning with an input of the paired flip-flop.例文帳に追加

ペアを作成したフリップフロップの入力を始点とするロジックコーンについて、比較元回路と比較対象回路の比較検証を行う。 - 特許庁

The state of the RS latch 2 is loaded into the D flip-flop 4 to reset the register 14.例文帳に追加

これにより、ＲＳラッチ２の状態がＤフリップフロップ４にロードされ、レジスタ１４が再設定される。 - 特許庁