「INTERCONNECT STRUCTURE」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

EASILY ALTERABLE INTERCONNECT STRUCTURE, DESIGN OF INTERCONNECT STRUCTURE, AND METHOD OF ITS ALTERATION DESIGN例文帳に追加

容易に変更することができる配線構造体、前記配線構造体の設計及び変更方法 - 特許庁

To provide an interconnect structure of a leadframe, and to provide an interconnect method of the leadframe.例文帳に追加

リードフレームの内部接続構造、及び、その接続方法を提供する。 - 特許庁

ULTRASOUND SYSTEM WITH THROUGH VIA INTERCONNECT STRUCTURE例文帳に追加

貫通ビア相互接続構造を有する超音波システム - 特許庁

The interconnect structure includes a collection of synchronizing elements.例文帳に追加

相互接続構造は同期化素子の集まりを含む。 - 特許庁

INTERCONNECT STRUCTURE AND METHOD OF FORMING SAME, AND SEMICONDUCTOR DEVICE例文帳に追加

配線構造及びその形成方法、並びに半導体装置 - 特許庁

INTERCONNECT STRUCTURE AND FORMING METHOD THEREFOR例文帳に追加

相互接続構造およびその形成方法 - 特許庁

METHOD FOR FORMING INTERCONNECT STRUCTURE例文帳に追加

相互接続構造体を形成する方法 - 特許庁

INTERCONNECT STRUCTURE INCLUDING HYBRID FRAME PANEL例文帳に追加

混成フレーム・パネルを含む相互接続構造 - 特許庁

The interconnect structure provides a highly reliable copper interconnect structure for improving current carrying capabilities (e.g., current spreading).例文帳に追加

本発明の相互接続構造体は、通電性能（例えば電流拡散）を改善するための高信頼性銅相互接続構造体を提供する。 - 特許庁

INTERCONNECT STRUCTURE AND METHOD OF FORMING THE SAME (INTERCONNECT STRUCTURE FOR ELECTROMIGRATION RESISTANCE ENHANCEMENT)例文帳に追加

相互接続構造体およびその形成方法（エレクトロマイグレーション耐性強化のための相互接続構造体） - 特許庁

To provide an interconnect structure having a barrier-redundancy constituent, and a method of forming the interconnect structure.例文帳に追加

障壁冗長構成要素を有する相互接続構造体と、相互接続構造体を形成する方法とを提供する。 - 特許庁

WIRING STRUCTURE AND INTERCONNECT LINE FORMING METHOD IN SEMICONDUCTOR DEVICE例文帳に追加

半導体装置における配線構造及び配線形成方法 - 特許庁

INTERCONNECT STRUCTURE WITH BI-LAYER METAL CAP AND METHOD OF FABRICATING THE SAME例文帳に追加

２層金属キャップを有する相互接続構造体及びその製造方法 - 特許庁

MASK LAYER AND DUAL DAMASCENE INTERCONNECT STRUCTURE IN SEMICONDUCTOR DEVICE例文帳に追加

半導体装置のマスク層および二重ダマシーン相互接続構造 - 特許庁

INTERCONNECT STRUCTURE FOR DISPLAY DEVICE AND PROJECTION DISPLAY DEVICE例文帳に追加

表示デバイス用の配線構造及び投射型表示装置 - 特許庁

To provide a new interconnect structure that facilitates packaging without the drawbacks that the interconnect structure must be situated near the edges of a support and a method for forming the interconnect structure.例文帳に追加

配線構造を支持体の縁の近くに配置しなければならないという欠点を有していない、実装がしやすい新しい配線構造を見つけ、そのような構造を形成するための方法を提供すること。 - 特許庁

In one embodiment, this method of fabricating an interconnect structure with a bi-layer metal cap includes the steps of: forming an interconnect structure portion in a dielectric material layer; and forming a bi-layer metallic cap on the top surface of an interconnect structure portion.例文帳に追加

１つの実施形態において、本方法は、誘電体材料層内に相互接続構造部を形成するステップ、及び、相互接続構造部の上面に２層金属キャップを形成するステップを含む。 - 特許庁

In forming a multilayer interconnect structure, a first insulating film 6, 6a is formed on a lower interconnect layer 1, 1a, the first layer having the same interconnect pattern as the lower interconnect layer; and etching speed of the first insulating film is set faster than that of a second insulating film 7 which becomes an interconnect insulating film between 1 and 1a of the lower interconnect layer.例文帳に追加

多層配線構造の形成において、下層配線１．１ａ上に下層配線と同一パターンの第１の絶縁膜６．６ａを形成し、第１の絶縁膜のエッチング速度が、下層配線１．１ａの配線間絶縁膜となる第２の絶縁膜７のエッチング速度より大きくなるようにする。 - 特許庁

To provide a wiring board having an interconnect structure with superior noise resistance such that loop inductance of an interconnect pair for supplying a power supply voltage is small and interference with other interconnect pairs is suppressed.例文帳に追加

電源電圧を供給する配線ペアのループインダクタンスが小さく、他の配線ペアとの干渉が抑制され、耐ノイズ性の優れた配線構造を有する配線基板を提供する。 - 特許庁

Consequently, the number of vias being inserted into an interconnect line can be decreased as compared with a conventional interconnect line structure requiring a plurality of vias for extending the interconnect line in the row direction or column direction.例文帳に追加

そのため、行方向または列方向に配線経路を伸ばすために複数のビヤを必要とする従来の配線構造に比べて、配線経路に挿入されるビヤの数を減らすことができる。 - 特許庁

METHOD OF FORMING MULTILAYER INTERCONNECT STRUCTURE INCLUDING INTERCONNECTED CONDUCTIVE WIRING AND VIAS SPACED APART BY COMBINATION OF SOLID AND GASEOUS DIELECTRIC, AND MULTILEVEL INTERCONNECT STRUCTURE CONTAINING AIR-GAPS (MULTILAYER INTERCONNECT STRUCTURE CONTAINING AIR GAPS AND METHOD OF FABRICATING THE SAME)例文帳に追加

固体及び気体誘電体の組み合わせによって離間された相互接続した導電性配線及びビアを含む多層相互接続構造を形成する方法、及び、空隙を含む複数レベルの相互接続構造（空隙を含む多層相互接続構造及びその製造方法） - 特許庁

The interconnect structure comprises: an interconnect structure portion formed in the dielectric layer: a bi-layer metallic cap formed on the top portion of the interconnect structure portion; and a dielectric capping layer formed on the bi-layer metallic cap.例文帳に追加

また、誘電体層内に形成された相互接続構造部、相互接続構造部の頂部に形成された２層金属キャップ、及び、２層金属キャップを覆って形成された誘電体キャップ層を有する相互接続構造体を含む。 - 特許庁

The FPGA includes logic heads that have signals routed therebetween by the interconnect structure.例文帳に追加

ＦＰＧＡは、相互接続構造によりその間で経路選択される信号を有する論理ヘッドを含む。 - 特許庁

To provide a contactless local interconnect structure and a method for forming it.例文帳に追加

非接触局所相互接続構造、およびそれを形成する方法を提供すること。 - 特許庁

To provide a method of selectively programming an interconnect portion of an FPGA cell and an array structure.例文帳に追加

ＦＰＧＡセル及びアレー構造体の相互接続部を選択的にプログラムする方法を提供する。 - 特許庁

To provide an interconnect structure for high-speed signal processing of a semiconductor integrated circuit package.例文帳に追加

半導体集積回路パッケージの高速信号処理のための相互接続構造を提供する。 - 特許庁

A package structure has a substrate 218, a chip 202, and a plurality of copper interconnect lines 204a.例文帳に追加

パッケージ構造は、基板２１８、チップ２０２、複数の銅配線２０４ａを備える。 - 特許庁

To provide a field programmable gate array (FPGA) having hierarchical interconnect structure.例文帳に追加

階層型相互接続構造を有するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を提供する。 - 特許庁

MONITORING OR IMAGING SYSTEM WITH INTERCONNECT STRUCTURE FOR LARGE AREA SENSOR ARRAY例文帳に追加

大面積センサアレイ向けの相互接続構造を備えた監視／撮像システム - 特許庁

The method and apparatus for generating air gaps in a dielectric material of an interconnect structure.例文帳に追加

相互接続構造体の誘電体材料にエアギャップを生成するための方法及び装置。 - 特許庁

METHOD OF FORMING GAS DIELECTRIC STRUCTURE, AND INTERCONNECT STRUCTURE EQUIPPED WITH THE GAS DIELECTRIC STRUCTURE (GAS DIELECTRIC STRUCTURE FORMATION USING RADIATION)例文帳に追加

気体誘電体構造の形成方法及び該気体誘電体構造を備える相互接続構造（放射を使用する気体誘電体構造形成） - 特許庁

To provide an interconnect structure including one or more vias of which the bottom walls are formed with at least one second substrate made integrally with a first substrate by penetrating at least the first substrate of the interconnect structure.例文帳に追加

相互接続構造の第１基板を少なくとも貫通して、第１基板と一体に作製された少なくとも１つの第２基板によってその底壁が形成された１つまたは複数のビアを備える相互接続構造を提供する。 - 特許庁

To obtain a semiconductor device having a buried wiring structure employing copper in which barrier metal is removed from the contact hole portion of a Cu buried interconnect line and resistance is reduced sufficiently between an upper layer interconnect line and a lower interconnect line.例文帳に追加

この発明は、銅を用いた埋め込み配線構造を有する半導体装置に関し、Ｃｕ埋め込み配線の接続孔部分からバリアメタルを排除し、かつ、上層配線と下層配線との間の抵抗値を十分に小さくすることを目的とする。 - 特許庁

In this case, because the whole area of the interconnect line 11 provided on the initial semiconductor structure 2 is covered with the overcoat film 12, the interconnect line 11 can be wholly protected by the overcoat film 12, which can improve the reliability of the electrical wiring connection of the interconnect line 11.例文帳に追加

この場合、当初の半導体構成体２の配線１１全体はオーバーコート膜１２で覆われているので、配線１１全体をオーバーコート膜１２で保護することができ、したがって配線１１の電気的接続の信頼性を向上させることができる。 - 特許庁

Finally, an aluminum interconnect layer 8 of multilayer structure consisting of a Ti film 3a/a TiN film 4a/a titanium oxide film 5a/an aluminum interconnect film 6a/a TiN film 7a is formed by patterning.例文帳に追加

その後、パターニングによりＴｉ膜３ａ／ＴｉＮ膜４ａ／チタン酸化膜５ａ／アルミニウム配線膜６ａ／ＴｉＮ膜７ａからなる積層構造のアルミニウム配線層８を形成する。 - 特許庁

Methods for producing air-gap-containing metal-insulator interconnect structures for VLSI and ULSI devices using a photo-patternable low k material as well as the air gap-containing metal-insulator interconnect structure that is formed are disclosed.例文帳に追加

ＶＬＳＩ及びＵＬＳＩ用の空隙含有金属・絶縁体相互接続構造体を、光パターン化可能低ｋ材料を用いて作成する方法、及び形成した空隙含有金属・絶縁体相互接続構造体を開示する。 - 特許庁

To provide an integrated circuit structure having an interconnect structure in which the backside of a wafer is connected to a through-substrate via (TSV).例文帳に追加

導電ビア（ＴＳＶ）に接続されるウェハ背部の相互接続構造を有する集積回路構造を提供する。 - 特許庁

To provide a method of directly passivating exposed Cu surfaces of a Cu interconnect structure by converting the surfaces to copper silicide.例文帳に追加

その表面をケイ化銅に転化することにより、銅相互接続構造の露出銅表面を直接不動態化するための方法を提供すること。 - 特許庁

INTEGRATED CIRCUIT DEVICE HAVING DUAL DAMASCENE INTERCONNECT STRUCTURE AND METAL ELECTRODE CAPACITOR AND METHOD OF MANUFACTURING SAME例文帳に追加

デュアル・ダマーシン相互接続構造および金属電極コンデンサを有する集積回路デバイスとその製造方法 - 特許庁

To selectively remove oxidized portions from the surface of wiring formed on a semiconductor device having the damascene interconnect structure.例文帳に追加

ダマシン配線構造を有する半導体装置に形成される配線表面の酸化物部を選択的に除去する。 - 特許庁

An electronic device with device timing constraints includes a set of connections coupled to an interconnect structure that carries row and column commands.例文帳に追加

デバイスタイミング制約を伴う電子デバイスは、行列コマンドを搬送する相互接続構造体に接続された１組の接続部を含む。 - 特許庁

A semiconductor block 1 comprises a base plate 2, a semiconductor structure 3, an insulation layer 15, an upper layer insulating film 16, and an upper layer interconnect line 19.例文帳に追加

半導体ブロック１は、ベース板２、半導体構成体３、絶縁層１５、上層絶縁膜１６、上層配線１９を含んで構成されている。 - 特許庁

In manufacturing the semiconductor device with the damascene interconnect structure, the surface of wiring is subjected to reverse sputtering with Xe plasma.例文帳に追加

ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Ｘｅのプラズマで逆スパッタリングする。 - 特許庁

To form a via hole with which a micronization of a multilayer interconnect structure is easily achieved and high reliability and high yield in semiconductor device fabrication are ensured.例文帳に追加

多層配線構造の微細化を容易にし、半導体装置の製造において高信頼性および高歩留まりを確保できるヴィアホールを形成する。 - 特許庁

A semiconductor structure 2 is initially structured to cover a whole area of an interconnect line 11 provided on a silicon substrate 4 with an overcoat film 12.例文帳に追加

半導体構成体２は、当初、シリコン基板４上に設けられた配線１１全体をオーバーコート膜１２で覆った構造となっている。 - 特許庁