「MIM structure」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CAPACITY ELEMENT OF MIM STRUCTURE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE HAVING THE SAME例文帳に追加

ＭＩＭ構造の容量素子及びそれを有する半導体集積回路装置 - 特許庁

To improve the reliability of a capacitor having MIM (Metal Insulator Metal) structure, and the manufacture yield.例文帳に追加

ＭＩＭ(Metal Insulator Metal)構造を有するキャパシタの信頼性、製造歩留まりを向上させる。 - 特許庁

To provide stable capacitive values in semiconductor devices including capacitors in a MIM structure.例文帳に追加

ＭＩＭ構造のキャパシタを含む半導体装置において、安定した容量値を与える。 - 特許庁

METHOD FOR FABRICATING MIM(METAL/INSULATOR/METAL) STRUCTURE USING ANODE OXIDATION PROCESS例文帳に追加

陽極酸化プロセスを使用してのＭＩＭ（金属・絶縁物・金属）構造の製造方法 - 特許庁

To enable a high reliability (life time)of an MIM capacitance element by improving a structure of the MIM capacitance element and by improving manufacturing process.例文帳に追加

ＭＩＭ容量素子の構造の改善、および製造工程の改善を図ることにより、ＭＩＭ容量素子の高信頼性（寿命）を可能とする。 - 特許庁

To provide a semiconductor device comprising a capacitor having a high reliable MIM (Metal Insulator Metal) structure.例文帳に追加

信頼性の高いＭＩＭ構造を有するキャパシタを設けた半導体装置を提供する。 - 特許庁

A semiconductor device including a MIM capacitor and a wiring structure which utilizes a damascene process.例文帳に追加

ダマシン工程を利用してＭＩＭキャパシタおよび配線構造を含む半導体装置を製造する。 - 特許庁

The MIM capacitor and the wiring structure are formed at the same depth, while increasing the capacitance.例文帳に追加

前記ＭＩＭキャパシタおよび配線構造は静電容量を増やしつつ同じ深さで形成する。 - 特許庁

To provide a semiconductor device capable of improving the high reliability of an MIM capacitive element by improving the structure of the MIM capacitive element and the manufacturing process.例文帳に追加

ＭＩＭ容量素子の構造の改善、および製造工程の改善を図ることにより、ＭＩＭ容量素子の高信頼性の向上を可能とする半導体装置を提供する。 - 特許庁

Even in a resistor structure 28 of MIM structure, a lower electrode 15, the capacitance insulating film 16, and a resistor 18 are provided in this order.例文帳に追加

ＭＩＭ構造の抵抗体構造２８においても下部電極１５、容量絶縁膜１６、及び抵抗体１８がこの順に設けられる。 - 特許庁

To reduce the temperature dependency of the leakage current of the capacitor of a semiconductor device which has a MIM structure, and further, to improve the reliability of the semiconductor device.例文帳に追加

ＭＩＭ構造のキャパシタのリーク電流の温度依存性を小さくし、更にその信頼性を向上させる。 - 特許庁

In this way, an upper electrode 9 covering the capacitor insulation film 8 is so provided as to manufacture its capacitor having a MIM structure.例文帳に追加

このようにして、容量絶縁膜８を被覆する上部電極９を設けＭＩＭ構造のキャパシタを製造する。 - 特許庁

To provide a method for manufacturing a semiconductor element having a metal-insulator-metal (MIM) capacitor and damascene wiring structure.例文帳に追加

金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法を提供する。 - 特許庁

A resistor structure 28, having MIM structure also includes a lower electrode 15, a capacitive insulating film 16, and a resistor 18, all of which are formed sequentially in this sequence.例文帳に追加

ＭＩＭ構造の抵抗体構造２８においても下部電極１５、容量絶縁膜１６、及び抵抗体１８がこの順に設けられる。 - 特許庁

The semiconductor device is provided with a structure in which a plurality of wiring layers are stacked, and a structure of a MIM capacitor, both on a semiconductor substrate 1.例文帳に追加

半導体装置は、半導体基板１上に２層以上の複数の配線層が積層された構造とＭＩＭキャパシタの構造とを備える。 - 特許庁

To provide a method for manufacturing a semiconductor device, by which a capacitor having an MIM structure can be formed using a small number of masks.例文帳に追加

ＭＩＭ構造のキャパシタを、少ないマスク枚数で形成することが可能な半導体装置の製造方法を提供する。 - 特許庁

The MIM capacitor has a structure in which a metal film 17, an insulating film 18, a metal film 19, and an insulating film 20, are stacked, in this order.例文帳に追加

このＭＩＭキャパシタは、金属膜１７，絶縁膜１８，金属膜１９，絶縁膜２０の順に積層され構造である。 - 特許庁

To provide a method for manufacturing a capacitor of MIM structure in which the quantity of the leakage current is small between electrodes even in a high electric field.例文帳に追加

高電界であっても電極間のリーク電流が少ないＭＩＭ構造のキャパシタの製造方法を提供すること。 - 特許庁

Further, the MIM electrodes 13A, 13B having different shapes are alternately stacked on a protective film 12 formed on a semiconductor substrate 11 to form the stacked MIM structure across a dielectric film 14.例文帳に追加

さらに、半導体基板１１上に形成された保護膜１２上に、異なる形状を持つＭＩＭ電極１３Ａ，１３Ｂを交互に重ね、誘電体膜１４を挟んでスタック型ＭＩＭ構造を形成する。 - 特許庁

In this case, the biasing conditions thereof is selected so that the resistor structure lower electrode 15 of the MIM structure resistor 28 is not connected to any of the electric potentials, and is in a floating condition.例文帳に追加

この場合、ＭＩＭ構造抵抗体２８の抵抗体構造下部電極１５がどの電位にも接続されず、浮遊状態となるようにバイアス条件を設定する。 - 特許庁

In this case, bias conditions are set so as to make the lower electrode 15 of the resistor structure of MIM structure resistor 28 in a floating state without connecting any potentials.例文帳に追加

この場合、ＭＩＭ構造抵抗体２８の抵抗体構造下部電極１５がどの電位にも接続されず、浮遊状態となるようにバイアス条件を設定する。 - 特許庁

The means for increasing an effective area of the capacitance is a trench inside a semiconductor substrate, ineqularities inside an MIS structure, an MIM(metal-insulator- metal) structure or the like.例文帳に追加

このキャパシタンスの実効面積を増大する手段は、半導体基板内のトレンチ、ＭＩＳ構造内の凹凸、ＭＩＭ（金属−絶縁体−金属）構造などである。 - 特許庁

To provide a method for manufacturing a capacitor structure which can suppress charge accumulation to an upper electrode film which causes electrostatic discharge damage of an insulating film of an MIM capacitor structure.例文帳に追加

ＭＩＭキャパシタ構造の絶縁膜の静電破壊の原因となる上部電極膜への電荷蓄積を抑制できるキャパシタ構造の製造方法を提供する。 - 特許庁

The semiconductor device has: the capacitor 11 of the MIM structure; and at least a pair of shielding parts 13a, 13b sandwiching the capacitor 11 of the MEM structure via insulating films 12a, 12b.例文帳に追加

ＭＩＭ構造のキャパシタ１１と、絶縁膜１２ａ，１２ｂを介してＭＩＭ構造のキャパシタ１１を挟む、少なくとも一対の遮蔽部１３ａ，１３ｂとを備える。 - 特許庁

To provide a semiconductor device including a PIN diode and an MIM capacitor, and having a structure capable of shortening its manufacturing process.例文帳に追加

ＰＩＮダイオードとＭＩＭキャパシタとを備え、その製造工程の短縮を可能とする構造を有する半導体装置を提供する。 - 特許庁

To provide a process for fabricating a metal/insulator/metal capacitor(MIM cap) structure in a semiconductor substrate efficiently at low cost.例文帳に追加

半導体基板内に金属・絶縁物・金属キャパシタ（ＭＩＭ ｃａｐ）構造を作製するための低コストで効率的なプロセスを提供すること。 - 特許庁

To keep an IV characteristic and reliability in a thin film capacitor having an MIM structure even when an upper electrode is used in place of Pt.例文帳に追加

ＭＩＭ構造の薄膜キャパシタにおいて、Ｐｔに代わる上部電極を用いた場合であっても、ＩＶ特性や信頼性を維持する。 - 特許庁

To provide a technique for improving reliability of a capacitive element in a semiconductor device having the capacitive element of an MIM structure.例文帳に追加

ＭＩＭ構造の容量素子を有する半導体装置において、容量素子の信頼性を向上させることのできる技術を提供する。 - 特許庁

A capacitive element 3 has an MIM (metal-insulator-metal) structure in which a capacitive insulating film 6 is sandwiched between a lower electrode 5 and an upper electrode 7.例文帳に追加

容量素子３は、容量絶縁膜６を下部電極５と上部電極７との間に挟み込んだＭＩＭ構造を有している。 - 特許庁

To provide a semiconductor device which is constituted in a structure provided with an MIM node capacitor in an SRAM cell, and to which a soft error measure can be performed by forming the capacitor in a simple structure.例文帳に追加

ＳＲＡＭセルにＭＩＭノードキャパシタを備えた構造のものであって、このＭＩＭキャパシタを簡単な構造で形成できソフトエラー対策を施すことができるようにする。 - 特許庁

To obtain an arranging structure of an MIM type capacitive element in high reliability by furthermore specifying a front surface profile having a high relative accuracy by specifying the arrangement of two MIM type capacitive elements having the identical capacity value.例文帳に追加

同一の容量値を有する２つのＭＩＭ型容量素子の配置を規定化することにより高い相対精度を有し、さらには表面形状を規定化することにより高い信頼性を有するＭＩＭ型容量素子の配置構造を得る。 - 特許庁

To provide a semiconductor device suppressing a parasitic capacitance generated between a signal line and a capacitor 11 of a MIM structure regardless of a formation position of the signal line.例文帳に追加

信号線の形成位置に関わらず、信号線とＭＩＭ構造のキャパシタ１１との間で発生する寄生容量が抑制できるようにする。 - 特許庁

In the method of manufacturing a laminated wiring board, an MIM structure covering a part of a wiring layer (14) is formed, and fine irregularities are formed on a wiring layer surface not being covered therewith.例文帳に追加

配線層（１４）の一部を被覆するＭＩＭ構造体を形成し、これに覆われていない配線層表面に微細凹凸を形成する。 - 特許庁

A MIM (metal insulator metal) structure of a wiring layer metal 21, a capacitor insulating film 31 and a metal pattern 41 on an interlayer dielectric 11 becomes a capacity unit U1.例文帳に追加

層間絶縁膜１１上の配線層メタル２１、キャパシタ絶縁膜３１及びメタルパターン４１によるＭＩＭ構造は、容量ユニットＵ１となる。 - 特許庁

To obtain a semiconductor device, having such a structure as an MIM element and a fuse can be formed easily in a region, ranging from a multilayer wiring portion to an AVAI interlayer insulation film.例文帳に追加

多層配線部からAVAI層間絶縁膜に亘る領域にＭＩＭ素子およびヒューズを形成し易い構造の半導体装置を得ること。 - 特許庁

To provide a semiconductor device having an active element and an MIM capacitor and having a structure capable of shortening manufacturing processes, and to provide a manufacturing method thereof.例文帳に追加

能動素子とＭＩＭキャパシタを備え、製造工程の短縮を可能とする構造を有する半導体装置およびその製造方法を提供する - 特許庁

Thus, the semiconductor device 1 comprises the MIM capacitance element of a structure in which the capacitance film 26 is sandwiched between the lower electrode 25 and the upper electrode 28.例文帳に追加

これにより、半導体装置１は、容量膜２６を下部電極２５および上部電極２８で挟み込んだ構造のＭＩＭ容量素子を備えている。 - 特許庁

To provide a semiconductor device having an active element and an MIM capacitor and having a structure capable of shortening its manufacturing processes, and to provide a manufacturing method thereof.例文帳に追加

能動素子とＭＩＭキャパシタとを備え、その製造工程の短縮を可能とする構造を有する半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device which is superior in reliability and has the capacitance element of an MIM type structure of high precision, and its manufacturing method.例文帳に追加

信頼性に優れ、高精度なＭＩＭ型構造の静電容量素子を有する半導体装置およびその製造方法を提供することを目的とする。 - 特許庁

A capacitor of MIM structure is fabricated by providing a lower electrode 108b, a dielectric film 116 and an upper electrode 118b on a substrate 100.例文帳に追加

基板１００上に下部電極１０８ｂ、誘電体膜１１６及び上部電極１１８ｂによってＭＩＭ構造にキャパシタを製造する。 - 特許庁

The reflection of infrared rays is controlled by forming a pn structure, pin structure, MIS structure, MIM structure or Schottky junction by stacking a translucent semiconductor film, a translucent electroconductive film, a translucent insulating film or the like on a glass substrate and electrically controlling the carrier concentration in these films.例文帳に追加

ガラス基板上に、透光性半導体膜、透光性導電膜、透光性絶縁膜等を積層して、ｐｎ構造、ｐｉｎ構造、ＭＩＳ構造、ＭＩＭ構造又はショットキー接合を形成し、それらの膜中のキャリア濃度を電気的に制御して赤外線の反射をコントロールする。 - 特許庁

The TFD element 1 has an MIM structure of the first electrode 3/anodic oxide film 4/second electrode 5 and is applied to a switching element of a liquid crystal display device or the like.例文帳に追加

ＴＦＤ素子１は第１の電極３／陽極酸化膜４／第２の電極５によるＭＩＭ構造を有し、液晶表示装置のスイッチング素子等に適用される。 - 特許庁

To prevent electrical static damage of the capacity insulation film of a capacitor due to static electricity in the manufacturing process of a semiconductor device having the capacitor of an MIM structure.例文帳に追加

ＭＩＭ構造のキャパシタを有する半導体装置の製造工程において、帯電による上記キャパシタの容量絶縁膜の帯電破壊を簡便な手法で防止する。 - 特許庁

To provide a semiconductor device which can increase the surface area of a lower electrode forming a concave type capacitor to increase the capacitance of an MIM structure, and also to provide a method for manufacturing the semiconductor device.例文帳に追加

コンケーブ型キャパシタを構成する下部電極の表面積を増大させ、ＭＩＭ構造のキャパシタンスを高めることのできる半導体装置及びその製造方法を提供する。 - 特許庁

To solve the problem that a Ta_2O_5 dielectric film is preferably formed on a Cu electrode when an effective MIM structure capacitor is formed by applying LSI for mix installment, but since Cu has a large diffusion coefficient and low heat resistance or oxidation resistance, electric characteristics of the capacitor deteriorate.例文帳に追加

混載ＬＳＩ適用して有効なＭＩＭ構造キャパシタを形成するためには、Ｃｕ電極上にＴａ_２Ｏ_５誘電体膜を形成することが望ましい。 - 特許庁