「MOS technology」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide technology to solve problems in forming a semiconductor embedded region of a p-type MOS transistor.例文帳に追加

ｐ型ＭＯＳトランジスタの半導体埋め込み領域形成に付随する不具合が抑制される技術を提供する。 - 特許庁

Two inductors of the oscillating circuits are produced by means of MOS technology and are superposed one on top of the other.例文帳に追加

発振回路の２つのインダクタはＭＯＳ技術によって作製され、一方が他方の上に積み重ねられた形状となる。 - 特許庁

To provide a method of forming an electronic device such as a MOS transistor and the like wherein relatively reduced cost and time-saving processing technology is achieved.例文帳に追加

ＭＯＳトランジスタなどの電子デバイスを形成する方法であって、比較的安価で時間のかからない処理技術の提供。 - 特許庁

To provide a technology of securing the output signal of a memory cell constituted of four MOS transistors (two selection MOS transistors and two load MOS transistors) and two capacitative elements when reading in a semiconductor storage device having the memory cell .例文帳に追加

本発明の目的は、4個のＭＯＳトランジスタ（２個の選択ＭＯＳトランジスタと２個の負荷ＭＯＳトランジスタ）と、２個の容量素子とで構成されるメモリセルを有する半導体記憶装置において、読出し時における、前記メモリセルの出力信号を確保する技術を提供することである。 - 特許庁

To provide a technology for raising the threshold electric potential of a parasitic MOS of a semiconductor integrated circuit device comprising a high breakdown strength MISFET.例文帳に追加

高耐圧ＭＩＳＦＥＴを有する半導体集積回路装置の寄生ＭＯＳの閾値電位を上げることができる技術を提供する。 - 特許庁

To provide a technology of effectively suppressing surge voltages and noises, while utilizing superior characteristics of a lateral GaN MOS high electron mobility transistor.例文帳に追加

ＧａＮ横型ＭＯＳ高電子移動度トランジスタの優れた特性を活かしつつサージ電圧やノイズを有効に抑制する技術を提供する。 - 特許庁

To provide a technology to raise a threshold electric potential of a parasitic MOS of a semiconductor integrated circuit device comprising a high breakdown-strength MISFET.例文帳に追加

高耐圧ＭＩＳＦＥＴを有する半導体集積回路装置の寄生ＭＯＳの閾値電位を上げることができる技術を提供する。 - 特許庁

To provide a technology which can raise the threshold potential of a parasitic MOS of a semiconductor integrated circuit device including a high-breakdown-voltage MISFET.例文帳に追加

高耐圧ＭＩＳＦＥＴを有する半導体集積回路装置の寄生ＭＯＳの閾値電位を上げることができる技術を提供する。 - 特許庁

To provide a technology for reconciling damage suppression and minuteness given to a plasma MOS device in a process device utilizing the action of plasma.例文帳に追加

プラズマの作用を利用したプロセス装置において、プラズマのＭＯＳデバイスに与えるダメージ抑制と微細化を両立することが可能となる技術を提供する。 - 特許庁

To provide a D-class amplifier which can control driving of an output power MOS transistor without using special circuit technology and electronic parts.例文帳に追加

特殊な回路技術や電子部品を用いることなく出力用のパワーＭＯＳトランジスタを駆動制御することができるＤ級増幅器を提供すること。 - 特許庁

To provide a MOS image pickup device which fetches a high detailed image, also obtains a practical image fetching speed and is manufactured by a thin film technology.例文帳に追加

高精細な画像取り込みが可能となり、且つ実用的な画像取り込み速度が得られる、薄膜技術を用いて製造されたＭＯＳ型撮像素子を提供する。 - 特許庁

To prevent a threshold variation of a p-channel MOS transistor even if a power management technology for enabling low power consumption is adopted.例文帳に追加

低消費電力化を図るためのパワーマネージメント技術が採用されるような場合であっても、Ｐチャネル型ＭＯＳトランジスタのしきい値変動を防止できるようにする。 - 特許庁

The ADC (18) operates at a high speed and high accuracy, such as 10 bits at 50 MHz, is realized by MOS technology, having high yield and is compatible with ASICs(application specific integrated circuit).例文帳に追加

ＡＤＣ(１８)は、１０ビット及び５０ＭＨｚといった高速および高精度で動作し、ＭＯＳ技術により実現され高歩留まりをもたらし、またＡＳＩＣとの相性もよい。 - 特許庁

To provide an optical sensor circuit etc., that properly uses a removal technology for the fixed pattern noise of pixels caused by correlative double sampling by eliminating an influence of an electric charge overflow from below the gate of a MOS transistor for a dark output during high-luminance photography on the dark output when the MOS type transistor is turned off.例文帳に追加

高輝度撮影時での暗出力用ＭＯＳ型トランジスタのオフ時のゲート下の電荷溢れが暗出力に影響を与えないようにし、相関二重サンプリングによる画素の固定パターンノイズの除去技術の利用を適切に行う光センサ回路等を提供する。 - 特許庁

Since the prescaler 6 requires an operation for an ultrahigh frequency band, the prescaler 6 is integrated in the orthogonal detection IC 1 that is integrated by bipolar technology, and since the other circuits are in operation for the mega Hz band, they are integrated in the digital demodulation IC 9 that is integrated by the MOS technology.例文帳に追加

プリスケーラ６は超高周波帯で動作させる必要があるため、バイポーラ技術で集積化される直交検波ＩＣ１にプリスケーラ６を集積化させ、その他の回路はメガヘルツ帯で動作するので、ＭＯＳ技術で集積化されたデジタル復調ＩＣ９に集積化される。 - 特許庁

To provide a technology for making the improvement of the charge holding characteristics of an MOS semiconductor memory wherein device downsizing and variation suppression of the threshold voltage are compatible, and is scarcely influenced by manufacturing variation.例文帳に追加

素子が微細化されたＭＯＳ型半導体記憶装置の電荷保持特性の向上と、しきい値電圧の変動の抑制とを両立させ、製造ばらつきの影響を受けにくい技術を提供する。 - 特許庁

To provide a technology for preventing a short circuit of an MOS transistor on a sidewall at the time of forming a titanium silicide film on an SOI substrate and forming a titanium silicide film having low resistivity even in an N type silicon region.例文帳に追加

ＳＯＩ基板上にチタンシリサイド膜を形成する場合に発生するＭＯＳトランジスタのサイドウォール上での短絡不良を防止し、かつＮ型シリコン領域でも比抵抗の小さいチタンシリサイド膜を形成する技術を提供する。 - 特許庁

To provide a technology for eliminating Fermi pinning and stably decreasing the threshold voltage in a p-channel MOS transistor provided with a gate insulated film consisting or a high dielectric constant material and a gate electrode consisting of polycrystalline silicon.例文帳に追加

高誘電率材料からなるゲート絶縁膜、多結晶シリコンからなるゲート電極を備えるＰチャネルＭＯＳ型トランジスタにおいて、フェルミピニングを解消し、閾値電圧の安定的な低下を提供する技術を提供する。 - 特許庁

To provide a technology for properly controlling a threshold by adopting a material suitable for a gate electrode of each of MOS structures with different thresholds, and for preventing diffusion from the gate electrode to a channel region from being conspicuous without complicating a manufacturing process.例文帳に追加

製造プロセスを煩雑にすることなく、閾値が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値を適切に制御でき、かつゲート電極からチャネル領域への拡散を顕著としない技術を提供する。 - 特許庁

To provide technology to control a shared MOS transistor gate voltage that can improve the sensing speed and quickly read data by preventing data inversion due to noise and reducing the bit line capacity when used for the low voltage.例文帳に追加

半導体記憶装置において、低電圧用途に関して、ノイズによるデータ反転を防ぎ、センス時にビット線容量を低減することで、センス速度を高速化し、データ読み出しを速くする、シェアードＭＯＳトランジスタ・ゲート電圧の制御技術を提供する。 - 特許庁

To provide a technology for properly controlling a threshold by adopting materials suitable for the gate electrode of each of MOS structures with different thresholds, and for preventing diffusion from the gate electrode to a channel region from being made remarkable without complicating a manufacturing process.例文帳に追加

製造プロセスを煩雑にすることなく、閾値が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値を適切に制御でき、かつゲート電極からチャネル領域への拡散を顕著としない技術を提供する。 - 特許庁

The group III-V nitride compound semiconductor MOS field effect transistor 1A includes the epitaxial layer 3 formed of the group III-V nitride compound semiconductor such as GaN, a couple of ohmic contact layers 8, 9 and a resurf layer 10 formed by a regrowth technology.例文帳に追加

III-Ｖ族窒化物化合物半導体ＭＯＳ型電界効果トランジスタ１Ａは、GaNなどのIII-Ｖ族窒化物化合物半導体からなるエピタキシャル層３と、再成長技術を用いてそれぞれ形成された２つのオーミックコンタクト層８，９およびリサーフ層１０とを備える。 - 特許庁

A MOS image pickup device 30 that is manufactured by means of thin film technology as an image pickup device is arranged in an image pickup part housing 22 and light exposure time from a subject side to the device 30 is controlled by a mechanical shutter 24 which performs fast opening and closing.例文帳に追加

撮像素子として薄膜技術で製造されるＭＯＳ型撮像素子３０が撮像部筺体２２内に配置され、このＭＯＳ型撮像素子３０への被写体側からの光の露光時間を高速な開閉を行うメカニカルシャッタで制御する。 - 特許庁

To provide the forming method of STI easy to achieve high speed by suppressing the rapid increase of electric power consumption while suppressing the lowering of a latch-up tolerated dose without employing next generation alignment technology in a semiconductor device including a MOS transistor.例文帳に追加

ＭＯＳトランジスタを含んだ半導体装置において、次世代の露光技術を採用せずに、ラッチアップ耐量の低下を抑制しながら、消費電力の急激な上昇を抑制して高速化を達成することが容易になるＳＴＩの形成方法を提供する。 - 特許庁

To solve the problem of the manufacturing cost from rising accompanying with that a more high microprocessing technology is required for forming A/D conversion parts in the conventional MOS solid state image sensing elements containing the A/D conversion parts as the integration degree of the photoelectric conversion element is more elevated.例文帳に追加

Ａ／Ｄ変換部を内蔵した従来のＭＯＳ型固体撮像素子において光電変換素子の集積度を高めれば高める程、Ａ／Ｄ変換部を形成する際に高度な微細加工技術が要求されるようになり、これに伴って製造コストが増大する。 - 特許庁

To provide a reliable method and a device which enable design-keeping transition from an existing non-fin design structure to a functionally identical structure based on a technology of a double-gate fin-base field-effect transistor FinFET in a metal-oxide semiconductor MOS, a device of a complementary metal-oxide semiconductor CMOS, and designing chips of the semiconductors.例文帳に追加

金属酸化物半導体（ＭＯＳ）、相補型金属酸化物半導体（ＣＭＯＳ）のデバイス、並びにそれらのチップ設計に於いて、既存の非フィン設計構造からＦｉｎＦＥＴ（ダブル・ゲート・フィン・ベース電界トランジスタ）技術に基づく機能的に同一の構造に設計を維持したまま移行する事ができる信頼できる方法及び装置の提供。 - 特許庁