「Reference clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The reference timing is the start timing of the sampling clock.例文帳に追加

基準タイミングはサンプリングクロックの開始タイミングとする。 - 特許庁

The wireless reference clock generating section selects one of a self-running master clock and a clock synchronized with a received beacon signal and outputs the selected clock as the wireless clock.例文帳に追加

無線基準クロック生成部は、自走するマスタークロックと、受信ビーコン信号に同期するクロックとの一方を選択し無線クロックとして出力する。 - 特許庁

To stabilize the frequency of a reference clock even when the stability of a frequency of a reference clock is high in a steady-state operation and a noise is intruded in the reference clock.例文帳に追加

定常動作時の基準クロックの周波数の安定性が高く、なおかつ参照クロックにノイズが入った場合でも基準クロックの周波数が安定している。 - 特許庁

METHOD AND DEVICE FOR GENERATING EXTRACT REFERENCE CLOCK SIGNAL例文帳に追加

抽出基準クロック信号生成方法及び装置 - 特許庁

DEVICE AND METHOD FOR SELECTING REFERENCE CLOCK例文帳に追加

基準クロック選択装置及び基準クロック選択方法 - 特許庁

To provide a phase locked loop circuit capable of coping with abnormity of a reference clock even when an abnormality occurs in the reference clock.例文帳に追加

基準クロックに異常が発生しても、この異常に対処し得る位相同期ループ回路を提供する。 - 特許庁

To provide a transmission system capable of recovering an audio reference clock of a plurality of different frequencies from a video reference clock.例文帳に追加

ビデオの基準クロックから、複数の異なる周波数のオーディオの基準クロックを再生できるようにする。 - 特許庁

Whatever the duty of the inputted reference clock is shifted, it is corrected to 50% to output the reference clock.例文帳に追加

こうして、入力される基準クロックのデューティが如何様にずれていても５０％に補正して出力する。 - 特許庁

HIGH FREQUENCY SIGNAL GENERATOR BY TIME REFERENCE OF CLOCK例文帳に追加

時計の時間基準による高周波信号発生器 - 特許庁

REFERENCE CLOCK GENERATING CIRCUIT AND RECORDING MEDIUM RECORDER例文帳に追加

基準クロック生成回路及び記録媒体記録装置 - 特許庁

Decoders 4-1 to 4-n perform decoding based on the reference clock outputted from the reference clock reproduction unit 3.例文帳に追加

デコーダ４−１〜４−ｎは、基準クロック再現部３から出力される基準クロックに基づき復号を行う。 - 特許庁

A reference clock-generating circuit 31 creates a reference clock signal (frequency f_1) from the output of an oscillator 20.例文帳に追加

基準クロック発生回路３１は、発振器２０の出力から基準クロック信号（周波数ｆ_1 ）を作成する。 - 特許庁

To delay a reference clock for data capture with a high frequency clock of a memory controller.例文帳に追加

メモリ制御装置の高周波数クロックでデータ取込用基準クロックを遅延する。 - 特許庁

In a clock forming part 102, a printing clock in which a reference clock from a reference clock forming part 100 is delayed is formed based on the delay time from the memory 104, and is outputted.例文帳に追加

クロック生成部１０２ではメモリ１０４からの遅延時間をもとに基準クロック生成部１００からの基準クロックを遅延した印字クロックを生成し出力する。 - 特許庁

A PLL circuit 16 uses the reference clock signal CLK2 and generates a write clock signal CLK3 as a successive multiplication clock signal which is phasesynchronized with a scan detection signal, using the reference clock signal CLK2.例文帳に追加

ＰＬＬ回路１６では、基準クロック信号ＣＬＫ２を用い、走査検知信号に位相同期した逓倍クロック信号である書き込みクロック信号ＣＬＫ３を生成する。 - 特許庁

To change the average frequency of a clock signal independently from a reference clock signal.例文帳に追加

基準クロック信号とは独立にクロック信号の平均周波数を変更する。 - 特許庁

The posterior border matching part matches a posterior border of the shift clock to a posterior border of the reference clock.例文帳に追加

後縁合わせ部は、シフトクロックの後縁を、基準クロックの後縁に合わせる。 - 特許庁

In the case of switching a clock, a hold-over circuit 16 first holds a clock output signal 24 just before the switching and switches a reference clock 6 into a new reference clock after that.例文帳に追加

クロック切替時には、ホールドオーバー回路１６によりまず切替直前のクロック出力信号２４を保持し、その上で基準クロック６を新たな基準クロックに切替る。 - 特許庁

A frequency comparator 9 compares the count of a reference clock counter 7 for counting a reference clock signal and the count of a synchronizing clock counter 8 for counting a synchronizing clock signal.例文帳に追加

基準クロック信号をカウントする基準クロックカウンタ７と、同期クロック信号をカウントする同期クロックカウンタ８との各々のカウント値を周波数比較器９にて比較する。 - 特許庁

In the period measuring circuit 9, a phase clock generating circuit 11 generates and outputs four different phase clock signals by using as a reference, a reference clock signal generated by a reference clock generating portion.例文帳に追加

周期測定回路９において、位相クロック発生回路１１は、基準クロック発生部が発生した基準クロック信号を基準とした４つの異なる位相クロック信号を生成して出力する。 - 特許庁

Furthermore, a reference clock 7 for transmitting a reference clock signal for detecting time is connected to the first and the second clock counters 4, 5.例文帳に追加

さらに、第１及び第２のクロックカウンター４、５には時間検出用の基準クロック信号を発信する基準クロック７が接続されている。 - 特許庁

The reference clock signal b is inputted to the clock master circuit 104, to restart the clock supply.例文帳に追加

また、基準トリガ信号ｂはクロックマスク回路１０４に入力され、クロック供給を再開させる役目も担う。 - 特許庁

The memory access circuit comprises a memory, a clock generation circuit for generating a reference clock signal, and a clock delay adjustment circuit for generating a delay clock signal by delaying the reference clock signal.例文帳に追加

メモリと、基準クロック信号を生成するクロック生成回路と、基準クロック信号を遅延して遅延クロック信号を生成するクロック遅延調整回路とを有するメモリアクセス回路を構成する。 - 特許庁

To provide an imaging device capable of reducing clock noise due to a reference clock.例文帳に追加

基準クロックに起因するクロックノイズを低減することが可能な撮像装置を提供する。 - 特許庁

The pulse generation section takes in the external clock and generates a reference pulse synchronizing the external clock.例文帳に追加

パルス生成部は、外部クロックを取り込み、外部クロックに同期した基準パルスを生成する。 - 特許庁

An PLL circuit 112 generates a periodic signal (synchronous clock) in which a reference clock is multiplied.例文帳に追加

ＰＬＬ回路１１２は、基準クロックを逓倍した周期信号（同期クロック）を生成する。 - 特許庁

To compare phase of a reference clock signal with that of a clock signal.例文帳に追加

レファレンスクロック信号とクロック信号との位相比較を行うことができるようにする。 - 特許庁

To provide a PLL circuit in which the phase offset of a reference clock and a feedback clock is reduced.例文帳に追加

基準クロックと帰還クロックの位相オフセットを低減したＰＬＬ回路を提供する。 - 特許庁

A variable delay circuit generates a control clock signal by delaying a reference clock signal.例文帳に追加

可変遅延回路は、基準クロック信号を遅延させて制御クロック信号を生成する。 - 特許庁

A phase comparing circuit compares the phase of the delayed clock signal with the phase of the reference clock signal.例文帳に追加

位相比較回路は、遅延クロック信号と基準クロック信号との位相を比較する。 - 特許庁

The phase synchronization accelerator operates, by responding to reference clock signals and feedback clock signals.例文帳に追加

位相同期アクセレータは、基準クロック信号及びフィードバッククロック信号に応答して動作する。 - 特許庁

A clock circuit varies the duty cycle of the reference clock by a known duty cycle value.例文帳に追加

クロック回路は、既知のデューティ・サイクル値で基準クロックのデューティ・サイクルを変動させる。 - 特許庁

The local oscillation signal generator unit includes a first reference clock generator for generating a first reference clock, a second reference clock generator for generating a second reference clock having a different frequency from the first reference clock, a selector for selecting the clock producing a smaller spurious between the first reference clock and the second reference clock, and a local oscillator for generating the local oscillation signal using the selected reference clock.例文帳に追加

局部発振信号生成装置であって、第一の基準クロックを生成する第一基準クロック生成部と、第一の基準クロックとは異なる周波数の第二の基準クロックを生成する第二基準クロック生成部と、局部発振信号の生成において用いられる基準クロックを、第一の基準クロックと第二の基準クロックのうち、発生するスプリアスがより小さくなる方を選択する選択部と、選択された基準クロックを用いて局部発振信号を生成する局部発振部と、を備える。 - 特許庁

In the case of stopping the reference clock, both of the reference clock and the output of the voltage-controlled oscillator are masked.例文帳に追加

基準クロックを停止させる場合に、基準クロックおよび電圧制御発振器の出力の両方をマスクする。 - 特許庁

METHOD OF ADJUSTING REFERENCE CLOCK FREQUENCY AND RELAY DEVICE例文帳に追加

基準クロック周波数調整方法および中継装置 - 特許庁

A first oscillator 10 generates a reference clock CKref.例文帳に追加

第１オシレータ１０は、基準クロックＣＫｒｅｆを生成する。 - 特許庁

USE OF NONMAGNETIC COMPONENT WITH REFERENCE TO ELECTRONIC MODULE FOR CLOCK例文帳に追加

時計のための電子モジュールに対する非磁性部品の使用 - 特許庁

The PLL circuit 20 controls the frequency of a clock to be used for radio communication processing, based on the reference clock acquired by the reference clock acquiring portion 18.例文帳に追加

ＰＬＬ回路２０は、基準クロック取得部１８で取得した基準のクロックをもとに、無線通信処理に用いられるべきクロックの周波数を制御する。 - 特許庁

A comparator 10 compares the reproducing clock information with a reference clock generated by a reference clock generator 11 to output the result to the memory control circuit 7.例文帳に追加

比較器１０は、再生クロック情報と、基準クロック発生器１１が発生する基準クロックトとを比較し、その結果を、メモリ制御回路７へ出力する。 - 特許庁

When the reference clock signal is not synchronized with one of delayed clock signals, a clock driving circuit outputs the delayed asynchronous clock signal as the internal clock signal.例文帳に追加

クロック駆動回路は基準クロック信号が遅延クロック信号のうち一つと同期しない時に、遅延された非同期クロック信号を内部クロック信号として出力する。 - 特許庁

The modifier incorporates clock reference information into a program stream, and the clock reference information is provided according to the time information and program clock reference information.例文帳に追加

修飾子は、時刻基準参照値情報をプログラムストリームに組み込み、時刻基準参照値情報は、時間情報とプログラム時刻基準参照値情報に従って提供される。 - 特許庁

The decoder 13 performs decoding processing with the time of the reference clock STC as a reference.例文帳に追加

デコーダ１３は、基準クロックＳＴＣの時刻を基準として、復号処理を行う。 - 特許庁

A video clock generating means 12 generates a video clock having a period an integer N times as long as the specified period of a reference clock generated from a reference clock generating means 11.例文帳に追加

基準クロック生成手段１１から出力された所定周期の基準クロックの整数Ｎ倍の周期を持つビデオクロックをビデオクロック生成手段１２において生成する。 - 特許庁

A communication device 1 includes a reference clock generator 2 that generates a first reference clock signal S1, and a super frame timer 3a that clocks a period of super frame on the basis of the first reference clock signal S1 generated by the reference clock generator 2.例文帳に追加

通信装置１は、第１基準クロック信号Ｓ１を生成する基準クロック生成部２と、基準クロック生成部２により生成された第１基準クロック信号Ｓ１に基づいて、スーパーフレームの周期を計時するスーパーフレームタイマ部３ａと、を備える。 - 特許庁

In this case, the clock signal CLK is turned into a clock signal having frequencies which are two times of those of the reference clock signal CLK0.例文帳に追加

この場合は、クロック信号ＣＬＫは、基準クロック信号ＣＬＫ０の２倍の周期を有するクロック信号となる。 - 特許庁