「Reference clock」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The clock generation circuit 1A receives a reference clock signal CLK0 and outputs clock signals CLK1, CLK2, CLK3 to respective peripheral circuits 1000, 2000, 3000.例文帳に追加

クロック生成回路１Ａは、基準クロック信号ＣＬＫ０を受けて、周辺回路１０００，２０００，３０００にクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３をそれぞれ出力する。 - 特許庁

To selectively obtain a clock synchronized with reference clock information contained in digital data and a clock of a fixed frequency using a single oscillator.例文帳に追加

一つの発振器によって、デジタルデータに含まれる基準時刻情報に同期したクロックと固定周波数のクロックとを、選択的に得ることができるようにする。 - 特許庁

A clock gating cell 9 outputs only the reference clock PS0 which has started up when the carry signal C-SEL is the H level as an operating clock BCLK.例文帳に追加

クロックゲーティングセル９は、キャリー信号Ｃ−ＳＥＬがＨレベルのときに立ち上がった基準クロックＰＳ０のみを、動作クロックＢＣＬＫとして出力する。 - 特許庁

To obtain a clock synchronizer not only synchronizing the frequencies of an auto-reference clock signal and an external clock signal but also nullifying the phase difference without adjusting the phase.例文帳に追加

自己基準クロック信号を外部クロック信号に対し、周波数同期させるだけでなく、位相調整なしで位相差をゼロにするクロック同期装置を得る。 - 特許庁

When a DCS clock which is a clock synchronization reference is supplied to a clock synchronizer 10 through a cable, a clock extract section 12 generates an extracted clock by extracting the leading or trailing pulse edge of the DCS clock.例文帳に追加

クロック同期装置１０に対してクロックの同期基準となるＤＣＳクロックがケーブルを介して供給されると、クロック抽出部１２でＤＣＳクロックの立ち上がり又は立ち下がり部分のパルスエッジを抽出した抽出クロックを生成する。 - 特許庁

By the picture clock selecting part 12, the picture PLL clock is outputted to a picture/audio decoding process part 5 as the picture clock, and the audio reference clock is outputted to an audio D/A converting part 10 by the audio clock selecting part 17 as the audio clock.例文帳に追加

画像クロック選択部１２は、画像音声復号処理部５に画像クロックとして画像ＰＬＬクロックを出力し、音声クロック選択部１７は、音声Ｄ／Ａ変換部１０に音声クロックとして音声基準クロックを出力する。 - 特許庁

A frequency divider 109 calculates a frequency-divided reproduction clock by frequency-dividing the reproduction clock and calculates a second reference phase signal having the same frequency as the first reference phase signal by frequency- dividing the frequency-divided reproduction clock.例文帳に追加

分周器１０９は再生クロックを分周して分周再生クロック、および該分周再生クロックを分周して第１基準位相信号と同一周波数の第２基準位相信号を求める。 - 特許庁

The AGC circuit is provided with an up/down counter 5 to which a reference clock is supplied by a clock switching circuit 18, and an up/down counter 10 to which a reference clock having a lower frequency is inputted.例文帳に追加

ＡＧＣ回路はクロック切換回路１８により基準クロックが供給されるアップ・ダウンカウンタ５と、それよりも周波数の低い基準クロックが入力されるアップ・ダウンカウンタ１０とを備える。 - 特許庁

When the amount X of the received data is not larger than the reference value B, the select or 40 alternately gives the reference clock CK0 and a low-speed clock CK2 for a prescribed period each as a clock CK to the D/A converter 50.例文帳に追加

受信データ量Ｘが基準値Ｂ以下のときセレクタ４０は、基準クロックＣＫ０と低速クロックＣＫ２とを所定期間ずつ交互にクロックＣＫとしてＤ／Ａ変換器５０に与える。 - 特許庁

To perform frequency comparison at a high speed by a reference clock frequency and to provide a sufficient response speed even in the case of obtaining the output clock signals of a frequency which is not the multiple of the reference clock frequency.例文帳に追加

基準クロック周波数の倍数でない周波数の出力クロック信号を得る場合も、基準クロック周波数で高速に周波数比較を行って十分な応答速度を得る。 - 特許庁

When the amount X of the received data is equal to and larger than the reference value A, the selector 40 alternately gives the reference clock CK0 and a high-speed clock CK1 for a prescribed period each as a clock CK to the D/A converter 50.例文帳に追加

受信データ量Ｘが基準値Ａ以上のときセレクタ４０は、基準クロックＣＫ０と高速クロックＣＫ１とを所定期間ずつ交互にクロックＣＫとしてＤ／Ａ変換器５０に与える。 - 特許庁

The reference clock is supplied to the comparator 18-1 through a driver 2 for calibration, and at the same time the reference clock is made a strobe signal by delaying it with the clock delaying circuit 13 and the delaying circuit 16-1.例文帳に追加

コンパレータ１８−１に基準クロックを校正用ドライバ２を経て供給すると同時に、その基準クロックをクロック遅延回路１３、遅延回路１６−１で遅延させてストローブ信号とする。 - 特許庁

A time maintenance processing section 54 sets the clock of a precise oscillator 10 for communication to be a reference clock, compares a reference clock counter 51 with an RTC counter 52, and calculates the error of an RTC frequency in advance.例文帳に追加

タイムメンテナンス処理部５４は、高精度の通信用発振器１０のクロックを参照クロックとし、参照クロックカウンタ５１とＲＴＣカウンタ５２を比較してＲＴＣ周波数の誤差を予め計算する。 - 特許庁

A dividing circuit 2 divides the reference clock signal by a natural number n (≥1).例文帳に追加

分周回路２は、基準クロック信号を自然数ｎ（≧１）により分周する。 - 特許庁

At the latter half domain of the reference clock, input/output of data signal is performed.例文帳に追加

基準クロックの後半領域では、データ信号の入出力が行われる。 - 特許庁

SIGNAL CONVERSION CIRCUIT, SEMICONDUCTOR DEVICE, REFERENCE SIGNAL GENERATOR AND ELECTRONIC CLOCK例文帳に追加

信号変換回路、半導体装置、基準信号発生装置及び電子時計 - 特許庁

A variation in the parallax is counted by a reference clock CLK in the parallax measuring part 8.例文帳に追加

視差計測部８では視差の変化量を基準クロックＣＬＫでカウントする。 - 特許庁

A clock means 34 generates a clock to be used as a reference for determining time for data outputting to the decoder 37.例文帳に追加

クロック手段３４は、デコーダ３７へのデータ出力時間を決定するための基準として用いるクロックを発生する。 - 特許庁

In the case of 0% average brightness, for example, the voltage control circuit 14 controls the clock generating circuit 7 to generate a reference clock frequency f0.例文帳に追加

電圧制御回路１４は、例えば平均輝度０％の場合には基準クロックfoを生成するように制御する。 - 特許庁

At that time, a phase of the optical clock signal is locked by an output signal of an oscillator 15 for generating a reference clock.例文帳に追加

このとき、光クロック信号の位相は、基準クロックを発生する発振器１５の出力信号によってロックされる。 - 特許庁

Thus, the frequency stability of the oscillated clock from the TCXO1, that is its own reference clock, is enhanced.例文帳に追加

これにより、自身が有する基準クロックであるＴＣＸＯ１の発振クロックの周波数安定度を高めることができる。 - 特許庁

To provide a semiconductor tester generating a clock different from a reference clock without using a variable delay circuit.例文帳に追加

可変遅延回路を用いることなく、基準クロックとは異なるクロックを発生する半導体試験装置を提供する。 - 特許庁

The high speed serial bus model 5 fetches the reference clock signal of an ASIC2 being a verification object circuit as a reception clock signal.例文帳に追加

高速シリアルバスモデル５は、検証対象回路であるASIC２の基準クロック信号を受信クロック信号として取り込む。 - 特許庁

Thus, the device is adaptive to a secular change in the reference clock and a voltage- controlled oscillator and can stably output a synchronization clock.例文帳に追加

このため、基準クロックや電圧制御発振器の経時変化に対応でき、安定して同期クロックを出力できる。 - 特許庁

The PLL circuit generates the clock output signal which is synchronized with the reference clock signal supplied from an oscillation circuit.例文帳に追加

ＰＬＬ回路は、発振回路から供給される基準クロック信号に同期したクロック出力信号を生成する。 - 特許庁

The world clock function section 19 comprises: a clock circuit 30; a reference date and time setting section 31; and a local date and time setting section 32.例文帳に追加

世界時計機能部１９は、時計回路３０、基準日時設定部３１、現地日時設定部３２からなる。 - 特許庁

A reference clock of which the cycle can be changed is generated by a PLL 402, a synchronized clock synchronized with a timing signal BD for starting the scanning in the main scanning direction is generated based on the reference clock, and an image clock of which the phase can be changed is generated based on the synchronized clock by a clock phase controller 403.例文帳に追加

ＰＬＬ４０２で周期の変更可能な基本クロックを生成し、周期クロック発生器４０３で前記基準クロックから、主走査方向の走査を開始するタイミング信号ＢＤに同期した同期クロックを生成し、クロック位相制御４０３で前記同期クロックから位相の変更可能な画像クロックを生成する。 - 特許庁

In the process, a clock counter 102 counts the number of VCO output clocks in a single cycle of a reference clock 10, to estimate the phase difference at a lock point with respect to a reference clock and a frequency-divided clock of a VCO output clock 27 with the counted values at two predetermined points of time.例文帳に追加

その過程でクロック計数カウンタ１０２が基準クロック１０の一周期におけるＶＣＯ出力クロックの数をカウントし、所定の２時点でのカウント値により基準クロックとＶＣＯ出力クロック２７に対する分周クロックとのロックポイントにおける位相差を推定する。 - 特許庁

The device has a means for reducing the fluctuation of the system clock 41 when a reference clock 31 is switched by reducing the phase difference between the clock before switching and a clock after switching at the time of switching the reference of a clock selecting part 3 used in the mobile communication base station device.例文帳に追加

移動体通信基地局装置にて使用しているクロック選択部３の基準切り替え時において、切り替え前のクロックと切り替え後のクロックの位相差を少なくすることにより、基準クロック３１を切り替えた際のシステムクロック４１の揺らぎを低減させる手段を有する。 - 特許庁

In addition, the delay setting circuit 11 guarantees constant synchronicity in a spread spectrum clock by detecting an output state (clock edge) of a delay element of the variable delay circuit 2, and by restricting phase difference between the reference clock and the modulation clock to a prescribed range (for example, a half of reference clock period).例文帳に追加

又遅延設定回路１１は可変遅延回路２の遅延素子の出力状態（クロック縁）を検知し、基準クロックと変調クロックの位相差を所定の範囲（例えば基準クロック周期の１／２）に制限することにより、拡散クロックにおいて一定の同期性の保証をする。 - 特許庁

An abnormal oscillation monitoring part 20 receives the reference clock CKref, by branching it, and generates a reference timing signal S1 to be asserted, after a lapse of prescribed time of integer multiples of a period of the reference clock CKref.例文帳に追加

異常発振監視部２０は、基準クロックＣＫｒｅｆを分岐して受け、基準クロックＣＫｒｅｆの周期の整数倍の所定時間経過後にアサートされる基準タイミング信号Ｓ１を生成する。 - 特許庁

The reference terminal 1a outputs a reference system clock, and a response processing time after receiving an inquiry from the dependent terminal 1b before outputting the reference system clock, as synchronization information.例文帳に追加

基準端末装置１ａは、基準システムクロックと、従属端末装置１ｂより問い合わせを受けてから基準システムクロックを出力するまでの応答処理時間とを同期情報として出力する。 - 特許庁

A demultiplexer 2 extracts the reference time information which is outputted to a reference clock reproduction unit 3 from the specified stream data based on the designation from the reference clock request receiving unit 1.例文帳に追加

デマルチプレクサ部２は、基準クロック要求受付部１からの指定に基づいて、基準クロック再現部３に対して出力する基準時刻情報を、指定されたストリームデータから抽出する。 - 特許庁

A class-D amplification device includes a means of generating a reference clock, a switching power supply that operates at a first frequency to which the frequency of the reference clock is divided, and a triangular wave generation means that operates at a second frequency higher than the first frequency, to which the frequency of the reference clock is divided.例文帳に追加

基準クロックを発生する手段と、基準クロックを分周した第１周波数で動作するスイッチング電源と、基準クロックを分周した第１周波数より高い第２周波数の三角波発生手段とを含む。 - 特許庁

The period signal extracting processor 30 includes a reference clock generator 12, a frequency spread clock generator 14 which generates a spectrum spread clock by spectrum-spreading the reference clock of the reference clock generator 12, and an extraction processing unit 32 which extracts a frequency component of a frequency spectrum of the spectrum-spread clock and generates a second clock signal as a time spectrum.例文帳に追加

本発明は、基準クロック発生器１２と、基準クロック発生器１２の基準クロックをスペクトラム拡散させてスペクトラム拡散クロックを発生する周波数拡散クロック発生器１４と、スペクトラム拡散クロックの周波数スペクトルの周波数成分を抽出して時間スペクトルとして第２クロック信号を生成する抽出処理部３２とを備える周期信号抽出処理装置３０を提供する。 - 特許庁

A jitter removing circuit removes the jitter of a reference clock 51, and includes: a latch circuit 12 which detects edges of the reference clock 51 in synchronism with a sampling clock 52; a counter 13 which counts edge intervals of the reference clock 51; and a phase adjustment circuit 14 which adjusts a phase of the reference clock 51 on the basis of the number of counts of the respective edge intervals.例文帳に追加

本発明にかかるジッタ除去回路は、基準クロック５１のジッタを除去するジッタ除去回路であって、サンプリングクロック５２に同期して基準クロック５１のエッジを検出するラッチ回路１２と、基準クロック５１のエッジ間隔をカウントするカウンタ１３と、各エッジ間隔のカウント数に基づいて基準クロック５１の位相を調整する位相調整回路１４と、を備える。 - 特許庁

To provide a PLL circuit in which stable output can be obtained even in the case of switching without causing phase deviation between a reference clock and a compare clock when switching the reference clock and further the stable output can be realized with simple configuration by controlling the phase of the compare clock.例文帳に追加

比較クロックの位相を制御することにより、基準クロック切り替え時に基準クロックと比較クロックの位相のずれがなく切換時も安定した出力が得られ、しかも簡易な構成にて実現することができるＰＬＬ回路を提供する。 - 特許庁

A reproduction clock generating circuit receives a reference clock and changes the period of the reference clock in response to a mode signal denoting a reproducing state of a plurality of kinds of moving picture data encoded in compliance with a prescribed standard and outputs the result as a reproduction clock.例文帳に追加

再生クロック生成回路は、基準クロックを受信し、所定の規格に従って符号化された動画データの複数種の再生状態を示すモード信号に応答して基準クロックの周期を変化させ再生クロックとして出力する。 - 特許庁

The comparison results between the phase of the wobbling clock and the phase of the frequency-divided clock of the reference clock is corrected based on the stored phase shifting amount and the stored phase shifting position, and the signal of a frequency according to the correction is generated as a reference clock.例文帳に追加

このように記憶した位相ずれ量及び位相ずれ位置に基づいてウォブルクロックの位相と参照クロックの分周クロックの位相との比較結果を補正し、この補正に応じた周波数の信号を参照クロックとして生成する。 - 特許庁

EXTENDED-DSL SYSTEM, MODULATOR/DEMODULATOR AND REFERENCE CLOCK TRANSMISSION METHOD USED THEREIN例文帳に追加

ｘＤＳＬシステム、変復調装置及びそれらに用いる基準クロック伝送方法 - 特許庁

Thus, the reference clock with high reliability can be obtained without using the crystal resonator.例文帳に追加

これにより、水晶振動子を用いずに信頼性の高い基準クロックを得る。 - 特許庁

As a result, the noise component in the frequency of the reference clock in the apparatus can be reduced.例文帳に追加

この結果、装置内基準クロックの周波数のノイズ成分を低減できる。 - 特許庁

CIRCUIT AND METHOD OF DETECTING PROGRAM CLOCK REFERENCE, AND MULTIMEDIA RECEIVING TERMINAL DEVICE例文帳に追加

ＰＣＲ検出回路及びＰＣＲ検出方法とマルチメディア受信端末装置 - 特許庁

A voltage switching circuit 36 switches a voltage from a voltage source 35 according to the frequency of a reference clock when the frequency of the reference clock is switched.例文帳に追加

電圧切換回路３６は基準クロックの周波数が切り換えられた際に基準クロックの周波数に応じて電圧源３５が供給する電圧を切り換える。 - 特許庁

For the purpose of simultaneous processing of a plurality of radio sets of different symbol rates, it is preferable to provide the reference clock, the transmitter, the receiver, and the PLL for every reference clock.例文帳に追加

シンボルレートの異なる複数の無線機を同時に処理するために、上記の基準クロック、送信機、受信機、ＰＬＬを基準クロックごとに設けることが好ましい。 - 特許庁