「Reference clock」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A synchronous pit Ps, a tracking pit Pt, a clock pit Pc, a level reference pit Plv and a tilt reference pit Ptl are formed in the reference area 1b.例文帳に追加

基準領域１ｂには、同期ピットＰｓ、トラッキングピットＰｔ、クロックピットＰｃ、レベル基準ピットＰｌｖ、チルト基準ピットＰｔｌが形成される。 - 特許庁

The clock selection unit selects one of a self-node clock whose priority order is previously set, an zero system clock, and a one-system clock as a reference clock resting on the basis of the received information concerning the priority order and the number of relay steps.例文帳に追加

そして、クロック選択部は、受信した優先順位情報および中継段数情報に基づいて、優先順位が予め設定されている自ノードクロック、０系クロック、１系クロックのいずれかを基準クロックとして選択する。 - 特許庁

To provide a clock supplying device with a frequency correction function capable of correcting a secular change characteristic of a clock frequency from a VCO and realizing a highly accurate self-running clock even when a reference clock is interrupted.例文帳に追加

基準クロックが断たれても、ＶＣＯのクロック周波数の経年変化特性を補正して高精度の自走クロックを実現出来る周波数補正機能付きクロック供給装置を提供する。 - 特許庁

A first clock generating means 44 generates a plurality of first clocks with phases shifting from a reference clock to be entered.例文帳に追加

第１のクロック生成手段４４は、入力される基準クロックから位相がずれた複数の第１のクロックを生成する。 - 特許庁

To provide a delay circuit capable of outputting a delayed clock signal obtained by delaying a reference clock signal only for a desired delay quantity.例文帳に追加

基準クロック信号から所望の遅延量だけ遅延した遅延クロック信号を出力できる遅延回路を提供する。 - 特許庁

Thus, a sampling clock of which the duty ratio is 50% and only the phase is different from that of a reference clock is generated with high precision.例文帳に追加

それにより、デューティ比５０％で位相のみが基本クロックと異なるサンプリングクロックを高精度に生成することができる。 - 特許庁

To generate a frequency divided clock usable for the reference clock, even when the ratio of an oscillation frequency to a divided frequency is not an integer one.例文帳に追加

発振周波数と分周周波数が整数比でなくとも基準クロックとして使用可能な分周クロックを生成する。 - 特許庁

To provide a performance test for a delay line circuit, using one testing clock for having a frequency lower than the one of a usual reference clock.例文帳に追加

通常時の基準クロックより周波数の低い１本の試験用クロックによるディレイ・ライン回路の動作試験を可能とする。 - 特許庁

To provide a clock data recovery circuit the stability of which is enhanced without the need for externally receiving a high speed reference clock.例文帳に追加

外部から高速な参照クロックを入力することなく、回路の安定性が高められたクロック・データリカバリ回路を提供する。 - 特許庁

The latch 20 executes latching in timing of a reference clock CLK and the latch 20 executes latching in timing of a delayed clock CLKD.例文帳に追加

ラッチ２０は基準クロックＣＬＫのタイミングでラッチを実行し、ラッチ２２は遅延クロックＣＬＫＤのタイミングでラッチを実行する。 - 特許庁

The synchronous mirror delay circuit includes a delay monitor circuit which delays a reference clock signal from a clock buffer circuit.例文帳に追加

ここに掲示される同期ミラー遅延回路はクロックバッファ回路からの基準クロック信号を遅延させる遅延モニタ回路を含む。 - 特許庁

A phase difference detecting means 42 detects a phase difference between a prescribed clock out of the plurality of the first clocks and the reference clock.例文帳に追加

位相差検出手段４２は複数の第１のクロックの内の所定のクロックと基準クロックとの位相差を検出する。 - 特許庁

The internal clock signal of the LGLSI 1 is synchronized with the synchronization reference clock signal from the COMLSI by the DLL circuit.例文帳に追加

ＤＬＬ回路により、ＬＧＬＳＩ１の内部クロック信号はＣＯＭＬＳＩから同期用基準クロック信号に同期する。 - 特許庁

Disclosed is a circuit network for distributing clock signals (reference clock signals, for example) among a plurality of blocks (20-0 to 20-4) in the circuit network.例文帳に追加

回路網の複数のブロック（２０−０〜２０−４）間のクロック信号（例えば、基準クロック信号）を分配するための回路網。 - 特許庁

To provide a DLL circuit which can stably match a delay clock CLKD with a reference clock CLK in phase.例文帳に追加

安定して遅延クロックＣＬＫＤの位相を基準クロックＣＬＫの位相に合わせることができるＤＬＬ回路を提供する。 - 特許庁

An analog reception signal S_A is digitized by an A/D converter 12, written in a TBC 14 with a clock ψ_A thereof, and read out with the reference clock ψ_D to obtain a digitized analog image signal S_AD' of the reference clock ψ_D.例文帳に追加

アナログ受信信号Ｓ_AはＡ/Ｄコンバータ１２でデジタル化され、そのクロックφ_AでＴＢＣ１４に書き込まれて基準クロックφ_Dで読み出され、基準クロックφ_Dのデジタル化アナログ画像信号Ｓ_AD’が得られる。 - 特許庁

A recording signal processing means 15 applies rate conversion to a received stream and converts the stream into the reference clock selected by the clock selection means 14, multiplexes the received stream with the selected reference clock, generates a recording stream and records the resulting stream onto a recording medium 16.例文帳に追加

記録信号処理手段１５は、入力されたストリームを、クロック選択手段１４が選択した基準クロックへとレート変換し、多重化し、記録ストリームを生成した後、記録媒体１６へと記録する。 - 特許庁

As to a delay of the internal clock with respect to the system clock, the timing is hardly deviated even though the synchronization circuit is not used by means of adjusting the edge of the internal clock which becomes a reference by the reference edge specifying register.例文帳に追加

システムクロックに対する内部クロックの遅延を基準エッジ指定レジスタにより基準となる内部クロックのエッジを調整することにより同期回路を用いなくとも大きくタイミングがずれることがない。 - 特許庁

An analog received signal SA is digitized by an A/D converter 12, written in a TBC 14 by the clock ϕA thereof and read out by the reference clock ϕD and a digitized analog image signal SAD' of the reference clock ϕD is provided.例文帳に追加

アナログ受信信号Ｓ_AはＡ/Ｄコンバータ１２でデジタル化され、そのクロックφ_AでＴＢＣ１４に書き込まれて基準クロックφ_Dで読み出され、基準クロックφ_Dのデジタル化アナログ画像信号Ｓ_AD’が得られる。 - 特許庁

A first multiplexer 35 performs such selection that the time by which an output clock from the first multiplexer 35 is delayed behind the reference clock may be a time corresponding to the extent of shift from 50% of the duty of the reference clock.例文帳に追加

第１マルチプレクサ３５は、第１マルチプレクサ３５からの出力クロックにおける基準クロックからの遅延時間が、基準クロックのデューティの５０％からのずれ量に相当する時間になるような選択を行う。 - 特許庁

Since the spread spectrum clock generates a periodic noise in an analog system (CCD, ADC), a timing circuit 112 of the image reader is divided into an analog system clock generating circuit AT and a digital system clock generating circuit DT, the analog system clock generating circuit AT uses a reference clock from a reference clock generator 136 and the digital system clock generating circuit DT uses the spread spectrum clock from an SSG 137.例文帳に追加

スペクトラム拡散クロックはアナログ系（ＣＣＤ、ＡＤＣ）に周期的なノイズを発生させるため、画像読取装置のタイミング回路１１２をアナログ系クロック発生回路ＡＴとデジタル系クロック発生回路ＤＴに分け、アナログ系発生回路ＡＴでは基準クロック発信器１３６からの基準クロックを用い、かつ、デジタル系クロック発生回路ＤＴではＳＳＧ１３７からのスペクトラム拡散クロックを用いる。 - 特許庁

A clock signal generating circuit 100 of a semiconductor memory comprises a CLK buffer 110 receiving an external clock signal and generating an internal reference signal, an internal clock enable-signal generating circuit 130 receiving an external clock enable-signal and generating an internal clock enable-signal, and an internal clock signal generating circuit 150 generating an internal clock signal in accordance with the internal reference signal and the internal clock enable-signal.例文帳に追加

本発明の半導体記憶装置のクロック信号発生回路１００は、外部クロック信号を受けて内部基準信号を発生するＣＬＫバッファ１１０と、外部クロックイネーブル信号を受けて、内部クロックイネーブル信号を発生する内部クロックイネーブル信号発生回路１３０と、内部基準信号と内部クロックイネーブル信号とに応じて、内部クロック信号を発生する内部クロック信号発生回路１５０とを含む。 - 特許庁

A reference clock signal in which a period of rising or falling of each clock is uniform is generated from a master clock signal used, when a servo track is written.例文帳に追加

サーボトラックを書き込む際に用いられるマスタークロック信号から、各クロックの立ち上がりまたは立ち下がりの周期が均一である基準クロック信号を生成する。 - 特許庁

In a semiconductor device, a PLL circuit 2 generates a clock 21 for reception and a clock 22 for transmission, based on a frequency-modulated reference clock 1.例文帳に追加

本発明による半導体装置において、ＰＬＬ回路２は、周波数変調された参照クロック１に基づいて、受信用クロック２１及び送信用クロック２２を生成する。 - 特許庁

In a standby for the actual operation, a base clock signal, a feedback clock and a reference clock are alternately inputted to a phase comparator to monitor a lop filter output signal.例文帳に追加

実動作準備期間中に、基準クロック信号と帰還クロック及び参照クロックを互い違いに位相比較器に入力しループフィルタ出力信号をモニターする。 - 特許庁

The accumulative adding part 110 accumulates and adds a frequency command value p at each timing commanded at a fixed cycle by a reference clock 'clock' and outputs the accumulated adding value.例文帳に追加

累積加算部１１０は、基準クロックclockが一定周期で指示する各タイミングで周波数指令値ｐを累積加算して、当該累積加算値を出力する。 - 特許庁

Synchronously with an internal clock signal from a clock driver 64, the reference clock signal is latched and output to an external output terminal 34 as a phase advance/delay signal.例文帳に追加

クロックドライバ６４からの内部クロック信号に同期して、参照クロック信号をラッチし、外部出力端子３４へ位相進み遅れ信号として出力する。 - 特許庁

An input clock iCLK to an LSI chip 20 acts like an operation reference on a board.例文帳に追加

ＬＳＩチップ２０への入力クロックｉＣＬＫは基板上で動作基準となる。 - 特許庁

SYNCHRONOUS MATCHING METHOD AND APPARATUS FOR RECORDING/REPRODUCING TYPE OPTICAL DISK, AND REFERENCE CLOCK GENERATING CIRCUIT例文帳に追加

記録再生型光ディスクの同期合わせ方法及び装置及び基準クロック生成回路 - 特許庁

The pulse width of an input pulse signal is counted based on the reference clock signal.例文帳に追加

入力されたパルス信号のパルス幅を基準クロック信号に基づいて計数する。 - 特許庁

An oscillator 24 generates a first reference clock signal being delivered to an RF circuit 23.例文帳に追加

発振子２４は、第１基準クロック信号を生成して、ＲＦ回路２３に出力する。 - 特許庁

To precisely judge whether the frequency of a clock signal is higher than a reference frequency or not.例文帳に追加

クロック信号が基準周波数より高周波か低周波かを高精度に判定する。 - 特許庁

SERVO PATTERN INFORMATION WRITING DEVICE FOR MAGNETIC DISK UNIT, AND REFERENCE CLOCK PATTERN WRITING METHOD例文帳に追加

磁気ディスク装置のサーボパターン情報書き込み装置、および基準クロックパターン書き込み方法 - 特許庁

A reference operating clock is transmitted/received at a high frequency between modules inside an integrated circuit.例文帳に追加

集積回路内のモジュール間での基準動作クロックの送受信を高周波数とする。 - 特許庁

ADAPTIVE MEDIUM SPEED DRIVING UNIT, TIMING REFERENCE SERVO SYSTEM AND TRACKING CLOCK GENERATING METHOD例文帳に追加

適応媒体速度駆動ユニット、タイミング基準サ—ボシステムおよび追尾クロック発生方法 - 特許庁

A phase of a reference clock generated by an oscillator 1 is controlled by a variable delay circuit 2.例文帳に追加

発振器１で発生した基準クロックの位相を可変遅延回路２により制御する。 - 特許庁

AUTOMATIC FREQUENCY CONTROL METHOD AND APPARATUS FOR REFERENCE CLOCK GENERATOR例文帳に追加

基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置 - 特許庁

A frequency divider 101 calculates a first reference phase signal by frequency-dividing an input clock.例文帳に追加

分周器１０１は入力クロックを分周して第１基準位相信号を求める。 - 特許庁

To obtain a wireless base station apparatus increasing the success rate of reference clock correction.例文帳に追加

基準クロック補正の成功率を上げることが可能な無線基地局装置を得ること。 - 特許庁

Control of a frequency of this reference clock can be performed based on this region.例文帳に追加

この基準クロックの周波数の制御はこの領域に基づいて行うことができる。 - 特許庁

When an animation decoder requires a reference clock thereafter, the blocks are retrieved and expanded.例文帳に追加

後に、動画像復号器がその基準ブロックを必要とする場合、検索し、伸長する。 - 特許庁

WORD CLOCK GENERATOR TO SYNCHRONIZE WITH TIMING REFERENCE BIT STRING IN SERIAL DIGITAL SIGNAL例文帳に追加

シリアル・デジタル信号に内在するタイミング基準ビット列に同期するワード・クロック発生器 - 特許庁

Time calibration inside the seismometer is executed by using the GSP clock signal as a reference.例文帳に追加

そして、このＧＰＳクロック信号を基準として、地震計内部の時刻校正を行う。 - 特許庁

A modulator/demodulator 6 demodulates the reference clock from the signal for telephone line band thus separated.例文帳に追加

変復調機６は分離された電話帯域用の信号から基準クロックを復調する。 - 特許庁

A phase comparator 13 compares phases of signals before and after the modulation of the reference clock with each other.例文帳に追加

位相比較器１３は、基準クロックの変調前後の信号の位相を比較する。 - 特許庁