Trsを含む例文一覧と使い方
該当件数 : 411件
To increase an absolute value of a negative voltage to be outputted without increasing a breakdown voltage of transistors(TRs).例文帳に追加
トランジスタの耐圧を高めることなく出力する負の電圧の絶対値を高める。 - 特許庁
The TRs Q1 to Qn are connected in parallel between the power supply wiring and the load.例文帳に追加
トランジスタQ1〜Qnは、電源配線と負荷との間に互いに並列に接続される。 - 特許庁
At this time, since the Trs Q1, Q4, Q5, Q8 are not cut off, the output potential of each inverter is established.例文帳に追加
このときTrQ1,Q4,Q5,Q8はカットオフしないため各インバータの出力電位は確定する。 - 特許庁
The drains of the output TRs QP1, QN1 are connected to an output node 'no'.例文帳に追加
出力トランジスタQP1およびQN1のドレインは、出力ノードnoに接続される。 - 特許庁
The charge pump circuit 17 has constant current source circuits 6-9 and transistors(TRs) 10-13.例文帳に追加
チャージポンプ回路17は、定電流源回路6〜9とトランジスタ10〜13を有する。 - 特許庁
Transistors(TRs) Q1, Q2 configure a differential amplifier circuit and collectors of the TRs Q1, Q2 are connected to a node ND1 via resistive elements R1, R2 forming load circuits respectively.例文帳に追加
トランジスタQ1とQ2により差動増幅回路を構成し、トランジスタQ1とQ2のコレクタがそれぞれ負荷回路をなす抵抗素子R1とR2を介してノードND1に接続する。 - 特許庁
A 1st differential circuit 3 consists of transistors(TRs) Q1, Q2 whose emitters are respectively connected to current sources S1, S2, and a crystal filter CF is connected between the emitters of the TRs Q1, Q2.例文帳に追加
エミッタが電流源S1、S2に接続されたトランジスタQ1、Q2で第1の差動回路3を構成し、トランジスタQ1、Q2のエミッタ間にクリスタルフィルタCFを接続する。 - 特許庁
Consequently, the TRs 1 and 3 have their currents controlled through the turn-on operation of the TRs SW1 to SW4, so delay of their switching operations behind the input signals is suppressed.例文帳に追加
このため、トランジスタ1、3は、トランジスタSW1〜SW4のオンとなる動作によって電流が制御されるので、入力信号に対するスイッチング動作の遅延が抑制される。 - 特許庁
When a fire alarm system is constituted by only fire alarms TRs of the present embodiment, control parts 1 of all the fire alarms TRs select and perform a first transmission/reception control mode.例文帳に追加
本実施形態の火災警報器TRのみで火災警報システムが構成される場合、全ての火災警報器TRの制御部1は第1の送受信制御モードを選択して実行する。 - 特許庁
The gain constants of the TRs MP1 and MP2 are then equalized to each other so that a reference voltage output will be the sum of the threshold voltages of the TRs MP1 and MN2.例文帳に追加
このとき2つのトランジスタMP1,MN2の利得定数が等しくなるようにしてリファレンス電圧出力をトランジスタMP1とMN2のしきい値電圧の和となるようする。 - 特許庁
The emitter of the TR Q10 is connected to a common base of TRs Q5, Q6, and the base of the TR Q10 is connected to a common collector of TRs Q3, Q5 and the collector of the TR Q10 is connected to ground (GND).例文帳に追加
そのエミッタは、トランジスタQ5、Q6の共通ベースに接続され、そのベースはQ3、Q5の共通コレクタに接続され、そのコレクタは、アース(GND)に接続されている。 - 特許庁
The level shifter circuit is provided with power supply terminals VSS, VDD and with a differential amplifier comprising N-channel MOS TRs N1-N3, and P-channel MOS TRs P1, P2.例文帳に追加
レベルシフタ回路は電源端子VSS,VDDと、NチャネルMOSトランジスタN1〜N3およびPチャネルMOSトランジスタP1,P2により構成される差動増幅器とを備える。 - 特許庁
The TRs of a polarity reverse from the polarity of TFTs 121 (-1 to -n) and 122 (-1 to -n) as sampling TRs are used for TFTs 125 (-1 to -n) and 126-1 (-1 to -n) as switching TRs of cascade connected sampling circuits in point sequential current sample hold circuits 1031 (-1 to -n).例文帳に追加
点順次電流サンプルホールド回路1031(−1〜−n)において、カスコード接続を行っているサンプリング回路のスイッチングトランジスタとしてのTFT125(−1〜−n),126−1(−1〜−n)に、サンプリングトランジスタとしてのTFT121(−1〜−n),122(−1〜−n)と逆極性のトランジスタを用いる。 - 特許庁
This substrate device has pixel electrodes and the first TRs connected to the pixel electrodes in an image display region on the substrate and has wiring for driving the first TRs and the second TRs constituting a portion of the driving circuits connected to the wiring in a peripheral region on the substrate.例文帳に追加
基板上における画像表示領域に、画素電極及び該画素電極に接続された第1トランジスタを備え、基板上における周辺領域に、第1トランジスタを駆動するための配線及び該配線に接続された駆動回路の一部を構成する第2トランジスタを備える。 - 特許庁
When N-channel TRs are adopted for the load TRs, an output control circuit 62 applies a gate bias voltage in the moving picture image pickup mode lower than that in a still picture image pickup mode to the load TRs so as to reduce the current of the source follower circuit thereby reducing the power consumption of the output amplifier 46.例文帳に追加
そこで、負荷トランジスタがNチャネルである場合には、出力制御回路62は動画撮像モードにおいて静止画撮像モードよりも低いゲートバイアス電圧を供給して、ソースフォロワ回路の電流を低減し、出力アンプ46の消費電力を低減する。 - 特許庁
Then TRs SW1 and SW2 which turn on with 1st and 2nd input signals having phase lag, phase lead and additional components supply currents to input-side TRs 1 and 3 of the current mirror circuits CM1 and CM2 and TRs SW3 and SW4 which turn on with the phase- inverted signals of the respective input signals stop the currents from flowing to the TRs 1 and 3.例文帳に追加
位相の遅れ、進み及び付加成分を有する第1、第2の入力信号にてオンとなるトランジスタSW1、SW2により、カレントミラー回路CM1、CM2の入力側トランジスタ1、3に電流を供給し、またそれぞれの入力信号を位相反転した信号によりオンとなるトランジスタSW3、SW4により、トランジスタ1、3の電流を止める。 - 特許庁
A bias current Ibias is supplied to a midpoint M of the inductor L1, from which the bias current is fed to the TRs 2, 3.例文帳に追加
このインダクタL1の中点Mから、各トランジスタ2、3にバイアス電流Ibiasが供給されている。 - 特許庁
A current source type emitter follower circuit consisting of resistors R1, R2, transistors(TRs) Q13, Q14 and a power supply Vbias is connected to an output of a current output mixer circuit consisting of TRs Q1-Q12.例文帳に追加
トランジスタQ1〜Q12からなる電流出力型ミキサ回路の出力側に抵抗R1,R2およびトランジスタQ13,Q14と電源Vbiasからなる電流源型エミッタフォロア回路を接続した。 - 特許庁
A discharging period of the TRs 1111, 1114 is shorter than a charging period of the TRs 1113, 1114 that receive a constant current and charges the output terminals.例文帳に追加
ここで、二組のインバータにおいて、それぞれトランジスタ1113、1114が定電流を供給されて出力端子を充電する期間よりも、トランジスタ1111、1114が放電する期間の方が短い。 - 特許庁
The PWM amplifier has power transistors(TRs) 11, 12 connected in a state of a totem pole and a bootstrap capacitor 40 that gives a bias to at least either of the power TRs into a conductive state.例文帳に追加
本発明によるPWM増幅器は、トーテムポール状に接続されたパワー・トランジスタ(11、12)とこれらのパワー・トランジスタの少なくとも1つを導通状態にバイアスするブートストラップ・コンデンサ(40)とを有する。 - 特許庁
The drain electrodes 6b and 7b of the MOS TRs 6 and 7 are electrically connected to a signal line 11 and the source electrodes 6c and 7c of the MOS TRs 6 and 7 are electrically connected to a pixel electrode 19.例文帳に追加
MOSトランジスタ6,7のドレイン電極6b,7bが信号線11に電気的に接続され、MOSトランジスタ6,7のソース電極6c,7cが画素電極19に電気的に接続されている。 - 特許庁
Polarity select signals SWA and SWB are supplied to the gates of the NMOS TRs N2 and N2 of the bridge circuit 1 through NMOS TRs N23 and N26 as TRs for separation.例文帳に追加
ブリッジ回路1は、ブリッジ接続された4つの電流切替用トランジスタN1〜N4を備え、その出力ノードA,Bが負荷に接続され、一方の対角方向のトランジスタのペアが同時にオン、他方の対角方向のトランジスタのペアが同時にオフとなることにより負荷に供給される出力電圧の極性を切り替える。 - 特許庁
The first active barrier structure ABR is arranged between the protected element TRS and the tap part ATD.例文帳に追加
第1のアクティブバリア構造ABRは、被保護素子TRSとタップ部ATDとの間に配置される。 - 特許庁
When a switching signal is applied to both gates G of the MOS TRs FET1, FET2, the MOS TRs FET1, FET2 are conductive and the other terminals T4, T4 of the secondary side terminal pairs of the baluns BT1, BT2 are conductive through ground connected to the MOS TRs FET1, FET2.例文帳に追加
MOSトランジスタFET1、FET2の両方のゲートGには、切換信号が印加されると、MOSトランジスタFET1、FET2がオンとなり、バランBT1、BT2の2次側の端子対の他方側T4、T4同士が、MOSトランジスタFET1、FET2に接続されたグラウンドを介して導通する。 - 特許庁
Charging and discharging of pull-up and pull-down transistors(TRs) of the driver change with a function of the voltage VCCQ.例文帳に追加
ドライバのプルアップ及びプルダウントランジスタの充電及び放電は、VCCQの関数として変化する。 - 特許庁
Trs Q1-Q8 constituting a multi-stage inverter are made low threshold voltage because of low-voltage operation.例文帳に追加
低電圧動作のために、多段のインバータを構成するTrQ1〜Q8等を低閾値電圧にする。 - 特許庁
To provide a power reduction circuit that activates a low load circuit by reducing power consumed by transistors(TRs).例文帳に追加
トランジスタで消費される電力を低減して低負荷回路を動作させる電力低減回路を提供。 - 特許庁
The corresponding lower TRs 145 and 185 are also driven to make a current flow in a 1st direction through the induction head.例文帳に追加
対応する下側トランジスタも駆動され、誘導ヘッドを介して第一方向に電流を流させる。 - 特許庁
To obtain an analog detection circuit employing CMOS transistors TRs which have high detection sensitivity and are suitable for low voltage application.例文帳に追加
検波感度が高く、低電圧化にも適したCMOSによりアナログの検波回路を構成する。 - 特許庁
An H-bridge circuit 100 is provided with NMOS transistors(TR) as both upper and lower couples of TRs.例文帳に追加
Hブリッジ回路は上側及び下側の組のトランジスタの両方にNMOSトランジスタを使用している。 - 特許庁
Whether those terminals TRs belong to the same group or not is judged by extracting the amount of features whose directivity is weak and by which surrounding environmental information can be sensed, such as sound, from among the terminals TRs belonging the initial group by individual feature extraction ASIF, and by obtaining correlation with terminals TRs which do not belong to the group.例文帳に追加
初期グループに属した端末(TR)の中から、音など指向性が弱く、周囲の環境情報がセンシングできる特徴量を個別特徴抽出(ASIF)により抽出し、グループに属していない端末(TR)との相関を求めることにより、それらの端末(TR)が同じグループに属しているか否かを判断する。 - 特許庁
An inverted Darlington circuit is constituted of the 2nd and 3rd bipolar TRs Q_2, Q_3.例文帳に追加
第2のバイポーラトランジスタQ_2と、第3のバイポーラトランジスタQ_3とによりインバーテットダーリントン回路を構成する。 - 特許庁
To protect 1st and 2nd transistors(TRs) which acts as a switch, from overcurrent.例文帳に追加
テレビジョン偏向装置において、スイッチとして動作する第1および第2のトランジスタを過電流から保護する。 - 特許庁
Second gate insulating films constituting the second TRs are formed of oxynitride films into which the nitrogen is introduced.例文帳に追加
第2トランジスタを構成する第2ゲート絶縁膜を、窒素が導入された酸窒化膜から形成する。 - 特許庁
When a VCC1 is set to a GND level in the power saving mode of this semiconductor integrated circuit, transistors(TRs) Q2, Q3 become conductive.例文帳に追加
パワーセーブモードでVCC1がGNDレベルに落ちたとき、トランジスタQ2とトランジスタQ3がオンになる。 - 特許庁
A series connection circuit of current control P-channel MOS TR 13 and an N-channel MOS TR 14 is connected between the TRs 11, 12 and an output CH is extracted from a connecting point between the TRs 13, 14.例文帳に追加
これらのトランジスタ11、12の間に、電流制御用のPチャンネル型MOSトランジスタ13及びNチャンネル型MOSトランジスタ14を直列に接続し、その間の接続点から出力CHを取り出す。 - 特許庁
The size of MOS transistors(TRs) (50, 51) for frequency division ratio switching is selected greater than that of other differential stage MOS TRs (28-31) and differential signals (FBB, ZFBB, FBA, ZFAB) are delivered to a latch circuit at a 1st stage as feedback signals.例文帳に追加
分周比切換用のMOSトランジスタ(50,51)のサイズを他の差動段のMOSトランジスタ(28−31)のそれよりも大きくするとともに、初段のラッチ回路へのフィードバック信号として差動信号(FBB,ZFBB,FBA,ZFBA)を伝達する。 - 特許庁
This input stage is provided with a couple of N-channel depletion metal oxide semiconductor field effect (NMOS) TRs that are connected to bulk terminals of the differential pair of the PMOS TRs to receive an input signal.例文帳に追加
本入力段は、PMOSトランジスタの差動対のバルク端子に接続されて入力信号を受け取る、一対のNチャネルデプレッション型金属酸化物半導体電界効果(NMOS)トランジスタをさらに備える。 - 特許庁
To prolong the life of a substrate device adequately used for liquid crystal devices, etc., of a driving circuit built-in type having transistors(TRs) for switching pixels and driving circuits including the TRs and to perform high-grade image display.例文帳に追加
画素スイッチング用のトランジスタと、トランジスタを含んでなる駆動回路とを備える駆動回路内蔵型の液晶装置等に好適に用いられる基板装置の寿命を長くすると共に、高品位の画像表示を行なう。 - 特許庁
A series connection consisting of a capacitor 20 and a charging circuit 22 comprising transistors(TRs) QP5, QP6 is connected between power lines 6, 7 and a discharge circuit 23 consisting of TRs QN5, QN6 is connected across the capacitor 20.例文帳に追加
電源線6と7との間にトランジスタQP5、QP6からなる充電回路22とコンデンサ20とを直列に接続し、コンデンサ20の端子間にトランジスタQN5、QN6からなる放電回路23を接続する。 - 特許庁
Thus, the effective threshold voltage of the MOS TRs Mp1, Mn1 of the dynamic logic circuit 100 can be increased.例文帳に追加
これにより、ダイナミックロジック回路100のMOSトランジスタMp1、Mn1の実効しきい電圧が増加する。 - 特許庁
The width of the switching voltage is R11*I11 and this is independent of the power supply voltage and the characteristic of the TRs.例文帳に追加
この切り替わり電圧が幅がR11*I11となり、電源電圧やトランジスタの特性に依存しない。 - 特許庁
First gate insulating films constituting the first TRs are formed of oxide films into which nitrogen is not introduced.例文帳に追加
第1トランジスタを構成する第1ゲート絶縁膜を、窒素が導入されていない酸化膜から形成する。 - 特許庁
To suppress the change of frequency characteristic caused by dispersion in hfe of transistors(TRs) constituting an amplifier.例文帳に追加
増幅装置を構成するトランジスタのhfeのばらつきに起因する周波数特性の変化を抑制する。 - 特許庁
The H bridge circuit 100 in provided with NMOS transistors(TR) as both upper and lower TRs.例文帳に追加
本Hブリッジ回路は上側及び下側の両方の組のトランジスタに対しNMOSトランジスタを使用している。 - 特許庁
A current flowing through an NMOS 11 is the sum of drain currents of PMOS transistors(TRs) 22-0 to 22-2.例文帳に追加
NMOS11に流れ込む電流は、PMOS22−0〜22−2のドレイン電流の合計になっている。 - 特許庁
Corresponding lower TRs 145 and 185 are also driven, and a current, is made to flow in a 1st direction through the inductive head.例文帳に追加
対応する下側トランジスタも駆動され、誘導性ヘッドを介して第一方向に電流を流させる。 - 特許庁
Variable capacitors 5, 6 controlled by a signal from a control terminal are respectively connected to inputs of the TRs 2, 3.例文帳に追加
各トランジスタ2、3の入力には、それぞれ制御端子で制御される可変容量5、6が接続されている。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|