| 意味 | 例文 |
active cacheの部分一致の例文一覧と使い方
該当件数 : 22件
ACTIVE CONTENTS CACHE CONTROL SYSTEM, ACTIVE CONTENTS CACHE CONTROLLER, ITS CONTROLLING METHOD, PROGRAM FOR CONTROL AND PROCESSING ACTIVE CONTENTS CACHE AND RECORDING MEDIUM FOR ITS PROGRAM例文帳に追加
アクティブコンテンツキャッシュ制御システムと、アクティブコンテンツキャッシュ制御装置及び方法と、アクティブコンテンツキャッシュ制御処理用プログラム及びそのプログラムの記録媒体 - 特許庁
FAILOVER AND FAILBACK OF WRITE CACHE DATA IN DUAL ACTIVE CONTROLLER例文帳に追加
二重アクティブ・コントローラ内のライト・キャッシュ・データのフェイルオーバーおよびフェイルバック - 特許庁
FAILOVER AND FAILBACK OF WRITE CACHE DATA IN DUAL ACTIVE CONTROLLERS例文帳に追加
二重アクティブ・コントローラ内のライト・キャッシュ・データのフェイルオーバーおよびフェイルバック - 特許庁
To carry out active cache operation at a probability higher than conventional ones without worsening a congestion state of a network in data acquisition for the active cache operation.例文帳に追加
アクティブキャッシュ動作のためのデータ取得を、ネットワークの輻輳状態を悪化させることなく、アクティブキャッシュ動作を従来より高い確率で実行させること。 - 特許庁
To acquire data for an active cache operation, without further deteriorating the congestion state of a network and to make the active cache operation to be executes at a higher probability than that of the conventional systems.例文帳に追加
アクティブキャッシュ動作のためのデータ取得を、ネットワークの輻輳状態を悪化させることなく、アクティブキャッシュ動作を従来より高い確率で実行させること。 - 特許庁
To provide a data acquisition system, that acquires data for an active cache operation, without further deteriorating the congestion state of a network and makes the active cache operation to be executed at a higher probability than that of the conventional systems.例文帳に追加
アクティブキャッシュ動作のためのデータ取得を、ネットワークの輻輳状態を悪化させることなく、アクティブキャッシュ動作を従来より高い確率で実行させること。 - 特許庁
To enable a data acquisition for an active cache operation to be performed at a higher probability of the active cache operation than the conventional systems, without deteriorating the congestion state of a network.例文帳に追加
アクティブキャッシュ動作のためのデータ取得を、ネットワークの輻輳状態を悪化させることなく、アクティブキャッシュ動作を従来より高い確率で実行させること。 - 特許庁
The texture cache memory changes size of an active region in the cache device according to the number of textures mapped onto one object.例文帳に追加
本発明のテクスチャキャッシュメモリは、一つのオブジェクトにマッピングされるテクスチャの数に従ってキャッシュ装置内の活性領域の大きさが変更される。 - 特許庁
To provide a new technology for controlling of an active contents cache to enable efficient operation of a network resource.例文帳に追加
本発明は、ネットワークリソースを効率的に運用できるようにする新たなアクティブコンテンツキャッシュ制御技術の提供を目的とする。 - 特許庁
Just after the sub LAN system of the active system is switched, an ARP packet for updating the ARP cache table of the redundant LAN system from the MAC address of the former active system to the MAC address of the new active system is sent from the sub LAN system of the new active system to all communication equipment.例文帳に追加
現用系のサブLANシステムを切り換えた直後に、新現用系のサブLANシステムから、全ての通信装置に対し、冗長LANシステムに対するARPキャッシュテーブルを旧現用系のMACアドレスから新現用系のMACアドレスに更新するARPパケットを送出する。 - 特許庁
Kernels compiled with slab cache statistics will also have "(statistics)" in the first line of output, and will have 5 additional columns, namely: the high water mark of active objects; the number of times objects have been allocated; the number of times the cache has grown (new pages added to this cache); the number of times the cache has been reaped (unused pages removed from this cache); and the number of times there was an error allocating new pages to this cache. 例文帳に追加
slab キャッシュ統計の機能を有効にしてコンパイルされたカーネルでは、出力の最初の行に "(statistics)" と表示され、 5 つのカラムが追加される。 それぞれ、アクティブなオブジェクトの瞬間最大値、オブジェクトがアロケートされた回数、キャッシュの大きさが拡張された(新しいページがこのキャッシュに追加された) 回数、キャッシュの大きさが縮小された(使っていないページがこのキャッシュから削除された) 回数、新たなページをこのキャッシュにアロケートする際に起きたエラーの回数、である。 - JM
By using an active coherency region information table 14 relating to each processor 10', it is determined when conventional technology of cache situation transition is executed.例文帳に追加
各プロセッサ10’に関連するアクティブ・コヒーレンシ領域情報テーブル14を使用して従来技術のキャッシュ状況遷移をいつ実行するかを判断する。 - 特許庁
A virtual computer system which can simultaneously execute a plurality of operating systems on a real computer comprises: cache assignment means 11 for assigning main memory used for an inactive operating system to a cache area used for an active operating system; and main memory assignment means 12 for assigning a clean area of the cache area used for the active operating system to main memory of an operating system to be started.例文帳に追加
仮想計算機システムは、実計算機で複数のオペレーティングシステムを同時実行可能な仮想計算機システムであって、停止したオペレーティングシステム用の主メモリを、稼働中のオペレーティングシステム用のキャッシュ領域に割り当てるキャッシュ割当手段11と、稼働中のオペレーティングシステム用のキャッシュ領域におけるクリーン領域を、起動するオペレーティングシステムの主メモリに割り当てる主メモリ割当手段12とを備える。 - 特許庁
Furthermore, the cache buffer is duplexed, and a buffer control part duplicates the region of elements during use in the buffer in the active state to a buffer in an inactive state, and replaces the buffer in the active state with the buffer in the inactive state.例文帳に追加
更に、キュッシュバッファを2重化し、バッファ制御部が、活動状態のバッファにおいて使用中の要素の領域を非活動状態のバッファに複製した後、活動状態のバッファと非活動状態のバッファを入れ替える。 - 特許庁
When a request changes exclusive access to a cache block at the active device D1 to a shared state with the active device D2, the sending of the data from the D1 terminates the D1's exclusive access right and the arrival of the data at the D2 initiates its access right.例文帳に追加
要求がD1でのキャッシュ・ブロックへの排他的アクセスをD2との共用状態に変更すると、D1からデータを送信することがD1の排他的アクセス権を終了させ、D2でのデータの到達がそのアクセス権を開始させる。 - 特許庁
When a request transfers exclusive access to a cache block from an active device D1 to an active device D2, the sending of data from the D1 terminates the D1's access right to the block and the reception of the data at the D2 initiates its access right.例文帳に追加
要求が、キャッシュ・ブロックへの排他的アクセスを能動デバイスD1から能動デバイスD2へ転送すると、D1からデータを送信することがそのブロックへのDlのアクセス権を終了させ、D2でのデータの受信がアクセス権を開始させる。 - 特許庁
An internal memory or a local session database cache conserves a TCP/IP session information database, and can conserve a storage information session database to an active session of special number.例文帳に追加
内部メモリ又はローカルセッションデータベースキャッシュは、TCP/IPセッション情報データベースを保存し、また、特定数のアクティブセッションに対するストレージ情報セッションデータベースも保存することができる。 - 特許庁
In a comparator circuit 208, at the time of the hit judgement of a way when the processor of a certain section accesses a shared cache memory, only the way allocated beforehand corresponding to active signals outputted when the processor accesses the shared cache memory among the ways in a set specified at the time of access is the object of the hit judgement.例文帳に追加
比較回路208は、ある区画のプロセッサが共有キャッシュメモリにアクセス時のウェイのヒット判定時に、アクセス時に指定されたセットにおけるウェイのうちプロセッサが前記共有キャッシュメモリにアクセス時に出力されるアクティブ信号対応に予め割り当てたウェイのみをヒット判定の対象とする。 - 特許庁
Then, it transmits an ARP request from its own standby system NIF to the router to have a MAC address corresponding to the IP address held in the ARP cache of the router change from the MAC address of its own active system NIF to the MAC address of its own standby system NIF.例文帳に追加
そして、自分の待機系NIFから、上記ルータにARPリクエストを送信し、上記ルータのARPキャッシュに保持されている上記IPアドレスに対応するMACアドレスを、自分の現用系NIFのMACアドレスから、自分の待機系NIFのMACアドレスに変更させる。 - 特許庁
The method is provided for failing over from a dual active mode of first and second controllers to a single active mode of the first controller by relying on previously mirrored cache data by the second controller; reinitializing the second controller; and failing back to the dual active mode by copying cached data directly from the first controller to the second controller.例文帳に追加
第2のコントローラが故障すると、第2のコントローラが第1のコントローラのキャッシュに予めミラリングしたキャッシュ・データに依存して、2台のコントローラの二重アクティブ・モードから第1のコントローラの単一アクティブ・モードにフェイルオーバーし、第2のコントローラが再稼動可になると再初期化し、第1のコントローラのキャッシュ内のデータを第2のコントローラのキャッシュに直接コピーすることにより二重アクティブ・モードにフェイルバックする。 - 特許庁
To obtain a power saving function with the performance of keeping consistency in a coherent multiprocessing system including cache copies of data values by bringing a processor core into a nonactive state by power-down while a memory access management unit performs a consistency management operation without requiring the operation of the processor core in the active state of a cache memory for storing data values which needs to keep the consistency.例文帳に追加
この発明は、データ値のキャッシュコピーを含むコヒーレント多重処理システムにおいて、一貫性維持を必要とするデータ値を格納するキャッシュメモリがアクティブ状態であって、プロセッサコア自体の動作を必要とせずにメモリアクセス管理ユニットが一貫性管理動作を行う間、プロセッサコアをパワーダウンして非アクティブ状態にすることにより、一貫性を維持する能力と共に節電機能を実現する。 - 特許庁
When a CPU 2 which incorporates a cache 5 and a prefetch control section 6, an IC 8 for control and a ROM 4 in which a control program 3 to be executed by the CPU 2 are connected to a common bus 9, a bus bridge 10 and a multiplexer 13 permit access to the ROM 4 only when a prefetch signal is active.例文帳に追加
共通バス9に対して、キャッシュ5及びプリフェッチ制御部6を内蔵するCPU2と、制御用IC8と、CPU2によって実行される制御プログラム3が記憶されるROM4とが接続されている場合に、バスブリッジ10及びマルチプレクサ13は、ROM4に対するアクセスをプリフェッチ信号がアクティブである場合にのみ許可する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|