「arithmetic」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

ARITHMETIC PROCESSING UNIT AND ITS CONTROL METHOD例文帳に追加

演算処理装置及びその制御方法 - 特許庁

COMPUTER ARITHMETIC PROCESSING SYSTEM AND COMPUTER ARITHMETIC PROCESSING METHOD TO BE EXECUTED BY THE SYSTEM例文帳に追加

コンピュータ演算処理システム及び同システムにより実行されるコンピュータ演算処理方法 - 特許庁

When an index control part 16 outputs an index command signal C2 for invalidating the arithmetic operation of the even-numbered row arithmetic circuit 22, an arithmetic operation command selection part 18 selects the column address arithmetic operation signal D1 instead of the column address arithmetic operation signal D2 and outputs the column address arithmetic operation signal D1 to the even-numbered row arithmetic circuit 22.例文帳に追加

インデックス制御部１６から偶数行演算回路２２の演算を無効にするインデックスコマンド信号Ｃ２が出力された場合には、演算コマンド選択部１８はカラムアドレス演算信号Ｄ２に代えてカラムアドレス演算信号Ｄ１を選択して偶数行演算回路２２へ出力する。 - 特許庁

This floating point arithmetic circuit is provided with: a first arithmetic unit 101 for outputting a first arithmetic result; a second arithmetic unit 102 for outputting a second arithmetic result; and a comparator circuit 103 for comparing predetermined bit width about the first arithmetic result and the second arithmetic result.例文帳に追加

上記課題を解決するために、浮動小数点演算回路に、第１の演算結果を出力する第１の演算器１０１と、第２の演算結果を出力する第２の演算器１０２と、第１の演算結果と第２の演算結果とについて所定ビット幅の比較を行う比較回路１０３と、を備える。 - 特許庁

A current command-value arithmetic section 22 has a q-axis current command-value correction arithmetic section 31 and a predicting-voltage utilization-factor arithmetic section 32.例文帳に追加

電流指令値演算部２２は、ｑ軸電流指令値補正演算部３１及び予想電圧利用率演算部３２を備える。 - 特許庁

To solve the problem, wherein a pairing arithmetic speed is slow, since the amount of operation required for pairing arithmetic is much larger than that of a regular ellipse arithmetic operation.例文帳に追加

ペアリングの演算に必要な演算量は通常の楕円演算にくらべると非常に大きいため、その演算速度が遅い。 - 特許庁

When ending the arithmetic operation of the object task, the task arithmetic part 51 notifies the control part 52 of the end of the arithmetic operation by interruption.例文帳に追加

このタスク演算部５１が前記対象タスクの演算を終了させると演算終了を制御部５２に割り込み通知する。 - 特許庁

A bit logic arithmetic section 34 applies logic arithmetic operations to the first conversion signals in the unit of a bit to produce a logic arithmetic signal.例文帳に追加

ビット論理演算部３４は、複数個の第１変換信号のビット単位の論理演算を行なって、論理演算信号を生成する。 - 特許庁

Namely, filtering means on the post-stage (R filter arithmetic part 51, G filter arithmetic part 52 and B filter arithmetic part 53) are selected.例文帳に追加

すなわち、後段で行うフィルタ処理手段（Ｒフィルタ演算部５１、Ｇフィルタ演算部５２およびＢフィルタ演算部５３）が選択される。 - 特許庁

Arithmetic data acquired by executing a predetermined arithmetic operation to the data acquired from the local database 143 are stored in an arithmetic data caching part 122.例文帳に追加

ローカルデータベース１４３から取得したデータに所定の演算を行って得た演算データは、演算データキャッシング部１２２に格納する。 - 特許庁

To realize an arithmetic operation unit having sufficient arithmetic operation accuracy on a floating point number product sum arithmetic operation by an addition of a few circuit scale.例文帳に追加

浮動小数点数積和演算について十分な演算精度を有する演算装置を少ない回路規模の増加で実現する。 - 特許庁

ARITHMETIC PROCESSING UNIT AND INFORMATION PROCESSING DEVICE例文帳に追加

演算処理装置および情報処理装置 - 特許庁

An arithmetic section 98 detects a phase error.例文帳に追加

演算部９８は、位相誤差を検出する。 - 特許庁

APPARATUS AND PROGRAM FOR ARITHMETIC OPERATION例文帳に追加

数式演算装置及び数式演算プログラム - 特許庁

TEST CIRCUIT DEVICE FOR CENTRAL ARITHMETIC PROCESSING UNIT例文帳に追加

中央演算処理装置のテスト回路装置 - 特許庁

DIGITAL EQUALIZER AND DIGITAL DATA ARITHMETIC METHOD例文帳に追加

ディジタル等化器及びディジタルデータ演算方法 - 特許庁

DIFFERENTIAL MULTIPLICATION CIRCUIT AND SUM OF PRODUCTS ARITHMETIC CIRCUIT例文帳に追加

差動乗算回路及び積和演算回路 - 特許庁

ARITHMETIC CODING DECODING METHOD AND APPARATUS THEREOF例文帳に追加

算術符号復号化方法及びその装置 - 特許庁

FAULT-TOLERANT BAYESIAN NETWORK ARITHMETIC PROCESSING UNIT例文帳に追加

耐障害型ベイジアンネットワーク演算処理装置 - 特許庁

ELECTRONIC CIRCUIT HAVING A PLURALITY OF ARITHMETIC UNITS例文帳に追加

複数の演算装置を有する電子回路 - 特許庁

DEVICE AND METHOD FOR ARITHMETIC ENCODING/DECODING例文帳に追加

算術符号化・復号化装置および方法 - 特許庁

A parity arithmetic unit 6 generates a parity bit.例文帳に追加

パリティ演算部６は、パリティビットを生成する。 - 特許庁

ARITHMETIC PROCESSING UNIT AND METHOD FOR CONTROLLING THE SAME例文帳に追加

演算処理ユニット及びその制御方法 - 特許庁

ARITHMETIC UNIT AND ITS RUNAWAY DETECTING METHOD例文帳に追加

演算装置及びその暴走検出方法 - 特許庁

Each arithmetic circuit is divided into a pre-stage cross product arithmetic section 16 and a post-stage cross product arithmetic section 19, and the post-stage cross product arithmetic section 19 is deactivated for times, except for peak value detection times for reducing power consumption.例文帳に追加

各演算回路は、前段と後段の積和演算部１６、１９に分割され、ピーク値検出時以外は、電力節減のため後段の積和演算部１９を停止させる。 - 特許庁

An arithmetic part 1 preliminarily performs a prescribed arithmetic operation to all the combination of data which are likely to be inputted to an arithmetic unit, and writes the arithmetic result in the prescribed address of an RAM 2.例文帳に追加

演算部１は、演算装置に入力される可能性があるデータの全ての組み合わせに対して、予め、所定の演算を施し、その演算結果を、RAM２の所定のアドレスに書き込む。 - 特許庁

ARITHMETIC PROCESSING UNIT AND CACHE OPERATION METHOD例文帳に追加

演算処理装置およびキャッシュ動作方法 - 特許庁

To configure an arithmetic library for achieving scheduling and sharing in the operation composition of an arithmetic unit which executes the complicate arithmetic operation of a floating point or trigonometric function and a simple arithmetic unit.例文帳に追加

浮動小数点や三角関数などの複雑な演算を実行する演算器と、単純な演算器との動作合成におけるスケジューリング、共有化が可能演算ライブラリを構成する。 - 特許庁

ABSOLUTE VALUE SCALE AND ABSOLUTE VALUE ARITHMETIC OPERATION METHOD例文帳に追加

絶対値スケール及び絶対値演算方法 - 特許庁

SEQUENCE ARITHMETIC EXECUTING DEVICE FOR PROGRAMMABLE CONTROLLER例文帳に追加

プログラマブルコントローラのシーケンス演算実行装置 - 特許庁

An integer arithmetic work memory 21 is not directly accessible from the integer arithmetic unit 15, and retains the intermediate data of the integer arithmetic unit 15 stored in the integer arithmetic memory 11.例文帳に追加

整数演算用ワークメモリ２１は、整数演算ユニット１５から直接アクセスできず、整数演算用メモリ１１に記憶された整数演算ユニット１５の中間データを保持する。 - 特許庁

Floating Point Arithmetic: Issues and Limitations 例文帳に追加

B. 浮動小数点演算、その問題と制限 - Python

5.6 decimal -- Decimal floating point arithmetic 例文帳に追加

5.5 decimal -- 10進浮動小数点数の算術演算 - Python

To reduce an arithmetic amount for convolution processing.例文帳に追加

畳み込み処理の演算量を低減する。 - 特許庁

An arithmetic control part 1 writes the logical path information of the reconfigurable arithmetic part 3 in an arithmetic control memory 4, and the reconfigurable arithmetic part 3 sets the arithmetic part to be used and its logical path based on the logical path information stored in the arithmetic control memory 4.例文帳に追加

演算制御部１は、再構成可能演算部３の論理経路情報を演算制御メモリ４に書き込み、再構成可能演算部３は、演算制御メモリ４に記憶された論理経路情報に基づいて、使用する演算部とその論理経路が設定される。 - 特許庁

The second blurring arithmetic result acquiring means (75) outputs a value obtained by integrating the detection signal before integration concerning the main arithmetic means out of the plurality of blurring arithmetic means in the first blurring arithmetic result acquiring means as the arithmetic result of the blurring amount by the second blurring arithmetic result acquiring means.例文帳に追加

第２のブレ演算結果取得手段（７５）は、第１のブレ演算結果取得手段における複数のブレ演算手段のうちメイン演算手段に関する積分前の検出信号を積分して得られる値を、第２のブレ演算取得手段によるブレ量の演算結果として出力する。 - 特許庁

A data acquisition step 100 acquires effective/ineffective information showing the validity/invalidity of arithmetic operation data, arithmetic operation data used for an arithmetic operation, an arithmetic operation mode showing whether or not an arithmetic operation using a degradation mode is performed and the degradation mode showing whether the arithmetic operation data are only positive numbers or only negative numbers.例文帳に追加

データ獲得ステップ１００で、演算データの有効無効を示す有効無効情報、演算に用いる演算データ、縮退モードを用いた演算を行うか否かを示す演算モード、演算データが正のみか負のみの数であるかを示す縮退モードとを獲得する。 - 特許庁

An arithmetic section 24 applies arithmetic operation to the immediate value (V1) stored in the immediate value storage register 23.例文帳に追加

演算部２４は、即値保持レジスタ２３で保持された即値（Ｖ１）に対して演算を施す。 - 特許庁

Thus, arithmetic quantity of shift arithmetic operations is dramatically reduced, and addition/subtraction arithmetic operations facilitates large-scale integration of the video format down conversion for digital video systems.例文帳に追加

これにより、シフト演算および加算／減算の演算が劇的に減り、デジタルビデオシステムのビデオフォーマットダウンコンバージョンのＬＳＩ化が容易となる。 - 特許庁

The execution request of an arithmetic operation job from a client device is registered in either the pay arithmetic operation queue Q1 or the trial arithmetic operation queue Q2.例文帳に追加

クライアント装置からの演算ジョブの実行要求は、有料演算キューＱ１と試用演算キューＱ２のいずれかに登録される。 - 特許庁

A processed result of the arithmetic device 114 can be inputted to the arithmetic device 114 itself.例文帳に追加

その際、演算器１１４の処理結果は、演算器１１４自身に入力することができる。 - 特許庁

PARALLEL ARITHMETIC PROCESSING DEVICE, DATA STRUCTURE OF INSTRUCTION CODE FOR PARALLEL ARITHMETIC PROCESSING, AND METHOD OF GENERATING INSTRUCTION CODE FOR PARALLEL ARITHMETIC PROCESSING例文帳に追加

並列演算処理装置及び並列演算処理用の命令コードのデータ構造、並びに並列演算処理用の命令コードの生成方法 - 特許庁

IMAGE PROCESSING APPARATUS, IMAGE PROCESSING METHOD AND PROGRAM, AND ARITHMETIC PROCESSING UNIT, ARITHMETIC PROCESSING METHOD AND PROGRAM例文帳に追加

画像処理装置、画像処理方法、プログラム、演算処理装置、演算処理方法及びプログラム - 特許庁

A butterfly arithmetic control part 250 has the cardinal number 4 butterfly arithmetic part 252 and a changeover part 254.例文帳に追加

バタフライ演算制御部２５０は、基数４バタフライ演算部２５２および切替部２５４を有する。 - 特許庁

An error estimation device 10 includes a linear combination constant arithmetic section 15 and an error arithmetic section 16.例文帳に追加

誤差推定装置１０は、線形結合定数演算部１５と誤差演算部１６とを備える。 - 特許庁