「bus interface」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To detect the error of the address of a memory interface bus without deteriorating the use efficiency of a buffer memory.例文帳に追加

バッファメモリの使用効率を低下させることなく、メモリインタフェースバスでのアドレスのエラーを検出する。 - 特許庁

The first master communicates with each of the plurality of peripheral devices through the bus interface for the peripheral device.例文帳に追加

第１マスタは、前記周辺装置用バスインタフェースを介して複数の周辺装置の各々と通信する。 - 特許庁

An access operation is performed to an SDRAM 3 with the read bus signal by an SDRAM interface circuit 213.例文帳に追加

ＳＤＲＡＭインタフェース回路２１３で、読み出されたバス信号でＳＤＲＡＭ３に対してアクセス動作を行う。 - 特許庁

In another aspect, a converter takes a single wire bus and produces signals according to a three wire interface.例文帳に追加

他の側面においては、コンバータは、単線バスを受け入れ、３線インタフェースに従って信号を生成する。 - 特許庁

A 2nd cable is connected to the interface unit and the bus connector for signal transmission between them.例文帳に追加

第２ケーブルは、インターフェースユニットとバスコネクタとの間で信号を伝送するために、両者を接続する。 - 特許庁

The interface section 104 of a group 110 is all connected to the main signal bus 116, the interface section 106 of a group 112 to the main signal bus 118, the interface section 108 of a group 114 to the main signal bus 120, and the main signal buses 116, 118, 120 are all connected to the cross-connect section 122.例文帳に追加

グループ１１０のインターフェース部１０４はすべて主信号バス１１６に接続され、グループ１１２のインターフェース部１０６は主信号バス１１８に、グループ１１４のインターフェース部１０８は主信号バス１２０に接続され、各主信号バス１１６、１１８、１２０はいずれもクロスコネクト部１２２に接続されている。 - 特許庁

The reconfigurable image processing system includes a PCI bus interface chip, a clock control chip and a data path chip.例文帳に追加

再構成可能イメージ処理システムは、ＰＣＩバスインターフェースチップ、クロック制御チップおよびデータパスチップをも含む。 - 特許庁

To provide an asymmetrical digital subscriber line(ADSL) down high- speed cell bus interface protocol.例文帳に追加

非対称デジタル加入者回線（ＡＤＳＬ）下り方向高速セルバスインタフェースプロトコルを提供すること。 - 特許庁

This architecture enables a plurality of time sensitive processes to use a single serial bus interface.例文帳に追加

本発明は、複数のタイムセンシティブなプロセスに対して単一のシリアルバスインターフェースの使用を可能にする。 - 特許庁

A bus bridge 315 is defined so as to provide an interface between two AHB buses 300 and 330.例文帳に追加

バスブリッジ３１５は、２つのＡＨＢバス３００，３３０間のインターフェースを提供するように定義される。 - 特許庁

A flash ROM interface circuit 13 is inserted between a bus line 4 and the flash ROM 8a.例文帳に追加

バスライン４とフラッシュＲＯＭ８ａとの間にフラッシュＲＯＭインターフェース回路１３を挿入する。 - 特許庁

The interface receives an address having first width of the target apparatus from the host apparatus through the host bus.例文帳に追加

まず、インタフェースは、ホストバスを介してホスト機器からターゲット機器の、第１の幅を有するアドレスを受取る。 - 特許庁

To provide an interface circuit capable of setting the state of a two-way bus in an inactive state depending on the specification of a peripheral device connected to the interface circuit.例文帳に追加

接続する周辺機器の仕様に応じて、非アクティブ時の双方向バスの状態を設定することができるインタフェース回路を提供する。 - 特許庁

A CPU interface 11 and I/O interfaces 13 to 15 in a bridge chip 1 are connected to a DRAM interface 12 through an internal bus 10.例文帳に追加

ブリッジチップ１内のＣＰＵインタフェース１１及び入出力インタフェース１３〜１５は、内部バス１０を介してＤＲＡＭインタフェース１２に接続する。 - 特許庁

The ASIC 13 generates a signal corresponding to an ISA bus interface and a PCMCIA interface on the basis of a signal outputted from the CPU 11.例文帳に追加

ＡＳＩＣ１３は、ＣＰＵ１１から出力される信号に基づいて、ＩＳＡバス・インタフェース及びＰＣＭＣＩＡインタフェースに対応する信号を生成する。 - 特許庁

An IC 14 converts the serial interface signal transferred from the host 20 to the bus 15 via the group of specified pins of the connector 13 into the parallel interface signal.例文帳に追加

また、ＩＣ１４は、ホスト２０側からコネクタ１３の特定ピン群を介してバス１５に転送されたシリアルインタフェース信号をパラレルインタフェース信号に変換する。 - 特許庁

A universal serial bus(USB) memory 4 is connected to a computer body 1 through a USB terminal 41 and controls a USB interface by a USB interface control block 42.例文帳に追加

ＵＳＢメモリ装置４はＵＳＢ端子４１でコンピュータ本体１と接続され、ＵＳＢインタフェース制御部４２でＵＳＢインタフェースを制御する。 - 特許庁

To provide a PLC device allowing certain and easy failure diagnosis of a bus signal and allowing confirmation of presence/absence of mounting of an end cover by equipping a bus interface (hereinafter bus I/F), a register for a bus function, and a bus failure-diagnosing register in the end cover of the PLC device.例文帳に追加

ＰＬＣ装置のエンドカバーにバスインタフェース（以下、バスＩ／Ｆ）と、バス機能用レジスタ及びバス故障診断用レジスタとを備えることにより、確実かつ容易にバス信号の故障診断が行え、かつエンドカバーの装着の有無を確認できるＰＬＣ装置を提供する。 - 特許庁

The computer data bus interface control 418 selectively connects a computer data bus 202 to functional components 404 of a circuit board 400 or isolates the bus 202 from the functional components 404.例文帳に追加

コンピュータ・データ・バス・インターフェイス制御装置４１８は、選択的に、コンピュータ・データ・バス２０２を回路基板４００の機能コンポーネント４０４に接続するか、または、バス２０２を機能コンポーネント４０４から分離する。 - 特許庁

The master-side interface circuits and slave-side interface circuits enter interruption signals 110 entered into at least one bus master, and establishes the signal paths between the plurality of bus masters and one or the plurality of bus slaves in response to the interruption signals.例文帳に追加

マスタ側インターフェース回路及びスレーブ側インターフェース回路は、少なくとも１個のバスマスタに入力される割り込み信号（１１０）を入力し、割り込み信号に応じて複数のバスマスタ及び１個又は複数のバススレーブとの間の信号経路を確立する。 - 特許庁

DRAM devices and SRAM devices have a NAND interface system (interface system in which the same pin is commonly used for an address and data) so as to be coupled directly to a bus (address/data bus and control bus) of a NAND flash memory device connected to a microprocessor.例文帳に追加

本発明によると、DRAM装置及びSRAM装置はマイクロプロセッサーに連結されたNAND型フラッシュメモリ装置のバス（アドレス/データバス及び制御バス）に直接連結されるようにNANDインターフェイス方式（同一のピンがアドレス及びデータに共通に使用されるインターフェイス方式）を有する。 - 特許庁

The internal interface part 130 has a first bus 191 connected with an internal CPU 113, a second bus 192 connected with an external CPU 201 through an interface unit 143, and selection circuits 131-136 which select each connection of the plurality of circuits 121-126 with the first bus 191 or the second bus 192.例文帳に追加

内部インターフェース部１３０は、内部ＣＰＵ１１３に接続する第１バス１９１と、インターフェースユニット１４３を介して外部ＣＰＵ２０１に接続する第２バス１９２と、第１バス１９１または第２バス１９２への処理回路１２１〜１２６の各々の接続を選択する選択回路１３１〜１３６を有する。 - 特許庁

A host card 3 having a 1st function block which includes a PCI-to-PCI bridge 8, a PCI bus 9a and a PCI bus interface is connected to a module card 2 having a 2nd function block which includes a PCI bus 9b and a PCI bus interface via the connectors 7 and 12, and thus, a multi-function adapter card 1 is obtained.例文帳に追加

ＰＣＩ−ｔｏ−ＰＣＩブリッジ８、ＰＣＩバス９ａ、およびＰＣＩバスインタフェースを有する第１の機能ブロックを有するホストカード３と、ＰＣＩバス９ｂおよびＰＣＩバスインタフェースを有する第２の機能ブロックを有するモジュールカード２とをコネクタ７、１２で相互に接続し多機能アダブタカード１とする。 - 特許庁

The data transfer controller is provided with an interface circuit 110 to which data having data unit of K bits are inputted through an interface bus and a link controller 100 which generates a packet to be transmitted through a serial bus.例文帳に追加

データ転送制御装置は、１つのデータ単位がＫビットとなるデータがインターフェースバスを介して入力されるインターフェース回路１１０と、シリアルバスを介して送信するパケットの生成を行うリンクコントローラ１００を含む。 - 特許庁

An IP master unit / private branch exchange 1 and a personal computer 2 are connected to a LAN 100 via LAN interface sections 14, 25, and a serial bus interface section 24 of the personal computer 2 is connected to a serial bus 101 to which the IP phone is connected.例文帳に追加

ＩＰ主装置／構内交換機１及びパソコン２はＬＡＮインタフェース部１４，２５を介してＬＡＮ１００へ接続され、パソコン２のシリアルバスインタフェース部２４はＩＰ電話機が接続されたシリアルバス１０１に接続される。 - 特許庁

The USB converter includes at lest one SD interface insertion slot and a USB insertion head and follows a flow in Fig. 3 according to whether a system interface circuit is in SD bus mode or USB bus mode.例文帳に追加

該ＵＳＢ転換装置は少なくとも一個のＳＤインターフェース挿入スロット及びＵＳＢ挿入ヘッドを含み、システムインターフェース回路がＳＤバスモードかＵＳＢバスモードかにより、図３のフローに従い対応する。 - 特許庁

The bus arbitration means has: a bus interface means transferring bus access requirement from the plurality of processing means to a system bus on the basis of an arbitration result; a state detection means detecting load states of the respective processing means; and a control means executing bus arbitration algorithm on the basis of a detection result by the state detection means, and controlling the bus interface means.例文帳に追加

そして、バスアクセス調停手段は、さらに、前記複数の処理手段からのバスアクセス要求を調停結果に基づいてシステムバスに転送するバスインタフェース手段と、前記複数の処理手段それぞれの負荷状態を検出する状態検出手段と、前記状態検出手段による検出結果に基づいてバス調停アルゴリズムを実行し、前記バスインタフェース手段を制御する制御手段とを有している。 - 特許庁

The interface controller having a function for converting a device provided with an ATAPI interface to an SCSI interface opens a bus by monitoring the command processing time of an ATAPI device.例文帳に追加

ＡＴＡＰＩインターフェースを備えるデバイスをＳＣＳＩインターフェースに変換する機能を有するインターフェースコントローラが、バスの開放をＡＴＡＰＩデバイスのコマンド処理時間を監視することで行う。 - 特許庁

A bus request signal outputting part 22 of this bus interface converting circuit generates and supplies bus request signals 8 and 10 continuing for a fixed time to an independent device specified by a device judging part 20 when a device for control outputs a bus request signal 6.例文帳に追加

バス要求信号出力部２２は、制御用デバイスがバス要求信号６を出力したとき、デバイス判定部２０が特定した従属デバイスに対し、一定期間継続するバス要求信号８、１０を生成して供給する。 - 特許庁

To provide a distributed control device which is provided with a processing function of classification for cases when there is a single field bus and a redundant filed bus in a communication interface means connected between a filed bus, whose standard is different from that of the upper bus, and the upper controller.例文帳に追加

上位バスとは規格の異なるフィールドバスと上位コントローラ間に接続される通信インターフェイス手段にフィールドバスがシングルの場合と二重化した場合の場合分け処理機能を持たせた分散型制御装置を提供する。 - 特許庁

There is provided a memory system interface design which allows for access to a dual-width memory/bus.例文帳に追加

本発明はデュアル幅のメモリ・バスへのアクセスを可能にするメモリ・システム・インタフェース設計を提供するものである。 - 特許庁

An MDIO interface 40 transmits and receives data to/from the client device through a lower serial bus 4.例文帳に追加

また、ＭＤＩＯインタフェース４０は、下位シリアルバス４を介してクライアントデバイスとの間でデータの送受信を行なう。 - 特許庁

An interface unit 20 receives data D1 to be transmitted through a prescribed bus from an external host processor 120.例文帳に追加

インタフェース部２０は、外部のホストプロセッサ１２０から、所定のバスを介して送信すべきデータＤ１を受ける。 - 特許庁

BUS INTERFACE SEGMENT CONNECTED BY REPEATER COMPRISING TWO OR MORE DEVICES SEPARATED BY PHYSICAL LINK例文帳に追加

物理リンクにより分離された２つまたはそれ以上のデバイスを有するリピータにより接続されたバス・インターフェイス・セグメント - 特許庁

To enhance efficiency and cost effectiveness by indicating storage or refusal of data in a main memory and transferring the data between a slave device and a processor interface bus.例文帳に追加

キャッシュ間およびローカル・バス・スレーブとのデータ転送の双方に対応するデータ処理システムを提供する。 - 特許庁

To provide a current mode bus interface system, mode switching method therefor, and mode control signal generating circuit.例文帳に追加

電流モードバスインターフェースシステム、そのためのモード転換方法、並びにモード制御信号発生回路を提供する。 - 特許庁

Then the interface drives one or more address components to the target bus to access the target apparatus.例文帳に追加

そして、インタフェースは、１つまたは複数のアドレスコンポーネントをターゲットバスにドライブすることにより、ターゲット機器にアクセスする。 - 特許庁

To provide a bus interface circuit for reducing a radiation noise without providing a plurality of cables for return.例文帳に追加

リターン用のケーブルを多数設けることなく、輻射ノイズを低減することができるバスインターフェース回路を提供する。 - 特許庁

CONNECTOR/DIGITAL SERIAL BUS INTERFACE DEVICE, CONTROLLER FOR DISPLAY DEVICE HAVING IT, AND INTEGRATED CIRCUIT CHIP例文帳に追加

コネクター／デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップ - 特許庁

An MDIO (management data input/output) interface 32 transmits and receives data to/from a host device through a host serial bus 2.例文帳に追加

ＭＤＩＯインタフェース３２は、上位シリアルバス２を介してホストデバイスとの間でデータの送受信を行なう。 - 特許庁

The processor system has on a single semiconductor substrate a processor 101, a memory controller 105, an external bus interface 104 to which a processor 103 outside the substrate can be connected, and a system bus bridge 106 for interconnecting the processor 101, the memory controller 105 and the external bus interface 104.例文帳に追加

単一の半導体基板上に、プロセッサ１０１と、メモリコントローラ１０５と、当該基板外部のプロセッサ１０３を接続可能な外部バスインターフェース１０４と、プロセッサ１０１、メモリコントローラ１０５、及び外部バスインターフェース１０４を相互に接続するシステムバスブリッジ１０６とを備える。 - 特許庁

The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a link controller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92.例文帳に追加

データ転送制御装置は、システムバスを介して接続されるホストデバイス５との間でのインターフェース処理を行うインターフェース回路９２と、シリアルバスを介して受信したパケットの解析を行い、１つのデータ単位がＫビットとなるデータをインターフェース回路９２に出力するリンクコントローラ９０とを含む。 - 特許庁

The bus of a computer device can be connected through an SIMM socket into which the extended memory module of a CPU is inserted with a general interface such as a PCI bus or an ISA bus, and an extended substrate 200 is inserted into this socket.例文帳に追加

ＣＰＵの拡張メモリモジュールを挿入するＳＩＭＭソケット１３５を介して、ＰＣＩバスやＩＳＡバス等の汎用インタフェースバスに接続し、このソケット１３５に拡張基板２００を挿入するように構成する。 - 特許庁

Communication equipment is provided with a means for acquiring an element on a second 1394 bus through a third interface means and emulating a node on the second 1394 bus as a node on a first 1394 bus.例文帳に追加

第３のインターフェース手段を通して第２の１３９４バス上の構成要素を取得し、第２の１３９４バス上のノードを第１の１３９４バス上のノードとしてエミュレートする手段を備えるようにした。 - 特許庁

The simulation model for the bus interface part is described by using functions regarding the control over the bus 34, and the simulation model for the main part is described in a format where these functions regarding the control of the bus 34 are called.例文帳に追加

バス・インターフェイス部のシミュレーション・モデルは、バス３４の制御に関する複数個の関数を用いて記述され、メイン部のシミュレーション・モデルは、バス３４の制御については、これらの関数を呼び出す形式で記述される。 - 特許庁