「bus interface」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

The bus monitor device for monitoring and analyzing a signal sent on an interface to interconnect the function modules of a plurality of devices or in the same device includes a filter means 15 for separating image data from the transmitted signal, a display means 20 for monitoring the image data and a control means 14 for controlling each means.例文帳に追加

複数の機器あるいはドイツ機器内の機能モジュールを接続するインターフェース上で伝送される信号をモニターし解析するためのバスモニター装置において、伝送される信号の中から画像データを分離するフィルター手段１５と、画像データをモニターするための表示手段２０と、各手段を制御する制御手段１４とを備えた。 - 特許庁

Therefore, efficient access to an external memory 50 can be performed by directly issuing the external bus access request to the external memory interface 3 in a case such as random data access to discrete addresses, and issuing the DMA transfer request to the DMAC 4 in a case such as block transfer of data or page swapping requested by a virtual storage management mechanism.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

A method for storing subunit information acquires the subunit information from a target device including a subunit via a serial bus interface in a step 6, determines whether the subunit is the target to be controlled, based on the acquired subunit information in steps 11, 23, and preferentially stores information on the subunit determined as the target to be controlled into the nonvolatile memory in a step 13.例文帳に追加

ステップ６においてサブユニットを含むターゲット機器からシリアルバスインターフェースを介してサブユニットの情報を取得し、ステップ１１、２３において、取得したサブユニット情報に基づいてそのサブユニットが制御対象か否かを判断し、ステップ１３において、制御対象と判断したサブユニットの情報を優先的に不揮発性メモリに記憶する。 - 特許庁

To provide an input and an input changeover device of safety signal for simply establish a large scale system so that a second safety device having a serial bus interface which transfers serial signals including information about safety is connected with a first safety device to which an emergency stop signal or the like is directly input by direct connection.例文帳に追加

非常停止信号などを直接接続入力する第１安全装置に、安全に関する情報を含むシリアル信号の授受可能なシリアルバスインターフェースを有する第２安全装置を接続することのできると共に、大規模システムを簡単に構築できるように安全信号の入力及び入力切り替え装置を提供する。 - 特許庁

In this asymmetrical digital subscriber line(ADSL) down high- speed cell bus interface protocol, an ADSL bank control unit(ABCU) can transmit an ADSL cell packet to a plurality of ADSL line units in the down direction with a high rate down throughput by flexibly and efficiently assigning a bandwidth while reducing the error probability.例文帳に追加

非対称デジタル加入者回線（ＡＤＳＬ）下り方向高速セルバスインタフェースプロトコルでは、ＡＤＳＬセルパケットを、ＡＤＳＬバンク制御ユニット（ＡＢＣＵ）から複数のＡＤＳＬ回線ユニットへ、高レートの下り方向スループットで、柔軟的かつ効率的に帯域幅を割り振り、誤りの確率を減らして、下り方向に伝送することが可能となる。 - 特許庁

In a low-voltage region before multiplication develops, since a hot carrier flows inside the first embedded layer 110a formed in the vicinity of the first mesa 109, a flat part of multiplication factor (M)=1 appears in the photocurrent-voltage characteristic, and a leakage bus of current becomes less apt to be formed at an interface between a passivation membrane 113 and the second embedded layer 110b.例文帳に追加

これにより、増倍開始前の低電圧領域において、第１メサ１０９の近傍に形成された第１埋込み層１１０ａ内をホットキャリアが流れるので、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるようになり、かつ保護膜１１３と第２埋込み層１１０ｂとの界面に電流のリークバスが形成され難くなる。 - 特許庁

To provide a bus extension input/output adapter control system for data processor, with which an input/output device can be extended without changing an existent data processor having only one input/output interface slot and throughput pressure caused by the extension of the input/output device can be suppressed to a minimum when connecting plural input/output devices to the existent device.例文帳に追加

１つの入出力インタフェーススロットしかない既設のデータ処理装置に複数の入出力装置を接続する場合に、既存装置を変更することなく入出力装置を増設でき、且つ、入出力装置の増設による処理能力圧迫を最小限に抑えるデータ処理装置のバス拡張入出力アダプタ制御方式を提供する。 - 特許庁

Each circuit layer in the multilayer semiconductor stack includes an interlayer interface region that is disposed at substantially the same location such that, when the semiconductor dies 12 upon which circuit layers are disposed are arranged together in a stack, conductors disposed within each semiconductor die are aligned with one another to provide an interlayer bus 16 that is oriented vertically with respect to the individual circuit layers.例文帳に追加

回路層が配置されている半導体ダイ１２がスタック内で互いに配置されたときに、各半導体ダイ内に配置されている個々の回路層に関して垂直方向に配向された導電体の層間バス１６を与えるように互いの位置が一致するようにするために、ほぼ同じ位置に配置された層間インターフェース領域を含む。 - 特許庁

A CPU 31 inputs transfer command data having a special function system program corresponding to the system program of the special function processor 51 and a transfer program indicating the place and order where the special function system program is stored and stores them in a system program data storage part 37, and transfers them to a bus interface 38 after they are stored.例文帳に追加

ＣＰＵ装置３１では、特殊機能処理装置５１のシステムプログラムに相当する特殊機能システムプログラムと前記特殊機能システムプログラムを格納する個所および順位を示す転送プログラムとを有する転送コマンドデータを入力として、システムプログラムデータ記憶部３７に収納し、格納が終わると、バスインターフェース３８に転送する。 - 特許庁

When a data source device having a USB interface is connected through a USB cable to a computer PC, the power source of the data source device is automatically switched from a built-in battery power source to a USB bus power source, and the transitive mode of the data source device is limited according to the preliminarily set power supply capabilities of the PC side.例文帳に追加

ＵＳＢインターフェースを有するデータ・ソース装置が、ＵＳＢケーブルを介してコンピュータＰＣと接続された時に、該データ・ソース装置の電源を内蔵バッテリー電源からＵＳＢバス電源に自動的に切り換えると共に、予め設定されたＰＣ側の電源供給能力に応じて、該データ・ソース装置の遷移可能モードを制限するようにする。 - 特許庁

The printer comprises a printer controller 10 for developing objective image date delivered from a host computer 20 into image data for printing, and a printer engine 30 for printing out image data delivered from the printer controller 10 on a recording sheet wherein an AGP bus 18 is employed as an interface for transferring the image data from the printer controller 10 to the printer engine 30.例文帳に追加

ホストコンピュータ２０から送られる印字対象の画像データを印字用の画像データに展開するプリンタコントローラ１０と、プリンタコントローラ１０から送られる画像データを記録紙に印字出力するプリンタエンジン３０と、を備えたプリンタ装置において、プリンタコントローラ１０からプリンタエンジン３０に画像データを転送するインターフェースとしてＡＧＰバス１８を用いる。 - 特許庁

The system includes a controller 405, a network interface 410, a plurality of user actuated devices coupled to the controller 405, an electronic switch 415 coupled to the controller 405, a first connector having terminals linking to motorcycle power (+12 Vdc) and a network bus, and a second connector coupled to a device external to the control system.例文帳に追加

システムは、コントローラ４０５と、ネットワークインターフェース４１０と、コントローラ４０５へ結合される複数のユーザ作動式装置と、コントローラ４０５へ結合される電子スイッチ４１５と、オートバイ電源（＋１２Ｖｄｃ）及びネットワークバスへ連結する端子を有する第１のコネクタと、当該制御システムの外部の装置へ結合される第２のコネクタとを有する。 - 特許庁

Since traffic of a conventional old phone service (POTS) with a narrow band can be carried through a frame border of the ADSL frame, the frame border is introduced form a conventional subscriber bus interface(SBI) frame thereby allowing the ABCU and ADSL line units to be mounted with an existing channel bank having a standard channel bank back plane trace.例文帳に追加

ＡＤＳＬフレームのフレーム境界が、従来の狭帯域の普通の旧電話サービス（ＰＯＴＳ）トラフィックを搬送するために、従来の加入者バスインタフェース（ＳＢＩ）フレームから導出され、それによって、ＡＢＣＵおよびＡＤＳＬ回線ユニットを、標準のチャネルバンクバックプレーントレースを有する既存のチャネルバンクで実装することが可能となる。 - 特許庁

Therefore, when performing data access to dispersed addresses at random, the external bus access request is directly issued to the external memory interface 3, and when performing a block transfer of data or a page swap requested by a virtual storage management mechanism, an efficient access to the external memory 50 is possible by issuing the DMA transfer request to the DMA 4.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

The apparatus 3 (PC) for setting the printer information comprises a ROM 32, a controller 31, a RAM 33, a display unit 39, a speaker 38, an output controller 34, a keyboard 24, a mouse 22, a microphone 23, and input controller 35, an interface 36 for transmitting data to the externally connected printer 1, and a bus 37.例文帳に追加

本発明のプリンタ情報の設定装置（ＰＣ）３は、ＲＯＭ３２と、制御部３１と、ＲＡＭ３３と、表示部３９と、スピーカ３８と、出力制御部３４と、キーボード２４と、マウス２２と、マイク２３と、入力制御部３５と、外部に接続されたラベルプリンタ１との聞でデータの送受信を行うインタフェース３６と、バス３７と、を備えている。 - 特許庁

A CPU 11 of this electronic apparatus that receives a notice of the opening of a card over 7 from a detection circuit 18 checks an operating mode and transmits an instruction signal to interrupt a power line (a) or a bus line (b) to an interface section 16, in order to inhibit access to the memory card 8, when the operating mode is photographing mode or a data rewrite mode.例文帳に追加

この電子機器のＣＰＵ１１は、検出回路１８からカード蓋７が開けられた旨を通知された際、そのときの動作モードを調べ、その動作モードが撮影モードまたはデータ書き換えモードである場合には、メモリカード８に対するアクセスを禁止すべく、電源ラインａおよびバスラインｂをオフするための指示信号をインタフェース部１６に送信する。 - 特許庁

An image control circuit 12, a program memory 13, a CPU 14 and an image memory 15 are provided as image data compression means for compressing some or all of image data sampled, to constitute a camera interface part 4 which samples the image data from a camera 3 and transfers the data to a work memory 8 of an image processing part 5 via a data bus 6.例文帳に追加

カメラ３からの画像データを取り込みデータバス６を通じて画像処理部５のワークメモリ８に転送するカメラインターフェイス部４を構成するに際し、取り込んだ画像データの一部または全部を圧縮する画像データ圧縮手段としての、画像制御回路１２とプログラムメモリ１３とＣＰＵ１４と画像メモリ１５を設ける。 - 特許庁

Thus, since a hot carrier flows within the first embedded layer 110a formed near the first mesa 109 in a low voltage region before starting multiplication, a flat part of M=1 appears in optical current/voltage characteristics, and a leak bus of a current is hardly formed on an interface of a protecting film 113 and the second embedded layer 110b.例文帳に追加

これにより、増倍開始前の低電圧領域において、第１メサ１０９の近傍に形成された第１埋込み層１１０ａ内をホットキャリアが流れるので、光電流−電圧特性に増倍率（Ｍ）＝１の平坦部が現れるようになり、かつ保護膜１１３と第２埋込み層１１０ｂとの界面に電流のリークバスが形成され難くなる。 - 特許庁

To provide a protective circuit capable of preventing the malfunction of a device or the deterioration of a semiconductor possessed by the device even in the connection of a host-side device laid in a power supply ON state to an external device with ATAPI as interface laid in a power supply OFF state through a signal line such as control bus or the like.例文帳に追加

ホスト側の装置にのみ電源が入っており、ＡＴＡＰＩをインターフェイスとする外付け用のデバイスには電源が入っていない状態において両者がコントロールバス等の信号線を介して接続された場合であっても、デバイスの誤動作、またデバイスが有する半導体の劣化を防ぐことができる保護回路を提供する。 - 特許庁

When a network interface 120 receives a communication packet including time information for synchronizing with multiple display devices connected with a network bus, a synchronizing clock 130 first sets the time information as an initial value, then starts measuring time from the set time indicated by the time information, and outputs an measured time as a time signal.例文帳に追加

ネットワークインターフェイス１２０がネットワークバスに接続された複数の表示装置との同期を取るための時刻情報を含んだ通信パケットを受信した際に同期時計１３０が、まず、その時刻情報を初期値として設定し、つづいて設定された時刻情報が示す時刻からの計時を開始して、その計時された時刻を時刻信号として出力する。 - 特許庁

A circuit board 10 is mounted with an optical cable connector 12 and a twisted pair cable connector 14, a gigabit LAN controller 16, a controller FPGA 18 forming analysis data from the frame signals obtained through the gigabit LAN controller 16, a memory 20 where the formed data are stored, and a high-speed (32 bits or 64 bits) bus interface 22 where a computer is connected.例文帳に追加

回路基板１０上に、光ケーブル用コネクタ１２及びツイストペアケーブル用コネクタ１４と、ギガビットＬＡＮコントローラ１６と、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡ１８と、作成されたデータを格納するメモリー２０と、コンピュータが接続される３２ビット又は６４ビット高速バスインターフェース２２とを搭載する。 - 特許庁

Concerning the image processing controller for electronic printer having plural interfaces for receiving image data supplied through the desired interface from the outside, storing these data in an incorporated memory and performing image processing, this device has a memory controller MC connected through a memory bus to a memory 3 for controlling access to the relevant memory and an input/output controller IOC for inputting/outputting image data.例文帳に追加

本発明は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、メモリ３にメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラMCと、画像データの入出力を行う入出力コントローラIOCとを有する。 - 特許庁

This asynchronous bus interface 104 is provided with an input part for inputting the frequency information of the clock of a synchronous device 102 operating synchronously with a clock CK and a signal generating part for, when inputting a first access signal from the synchronous device to an asynchronous device 106, generating a second access signal based on the first access signal, and for outputting it to the asynchronous device.例文帳に追加

クロック（ＣＫ）に同期して動作する同期デバイス（１０２）のクロックの周波数情報を入力する入力部と、同期デバイスから非同期デバイス（１０６）への第１のアクセス信号を入力すると、第１のアクセス信号を基に第２のアクセス信号を生成して非同期デバイスに出力する信号生成部とを有する非同期バスインタフェース（１０４）が提供される。 - 特許庁

This device comprises the plurality of ASICs 2, 3 connected to different power sources, respectively, the high-speed serial interface 4 comprising the AC coupling to connect the plurality of ASICs in order to transfer images among the plurality of ASICs, and a means for blocking bus control among the plurality of ASICs according to a plurality of power saving modes and turning off power of the plurality of ASICs.例文帳に追加

異なる電源にそれぞれ接続された複数のＡＳＩＣ２、ＡＳＩＣ３と、前記複数のＡＳＩＣの間で画像転送を行うため、複数のＡＳＩＣを接続するＡＣカップリングを備えた高速シリアルインターフェース４と、複数の省エネモードに応じて前記複数のＡＳＩＣ間のバス制御を遮断し、複数のＡＳＩＣの電源をＯＦＦとする手段とを備える。 - 特許庁

Each semiconductor device 1 can be connected to each other by the controller connecting interface, and the semiconductor device 1 detects input conditions of a control signal group FC1 and a data bus FIOB1 according to the timing of releasing a reset signal CRST just after power-ON to determine operation as an ATA controller or operation as an extension flash memory.例文帳に追加

コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

The first safety device includes: a connector to which the second safety device having the serial bus interface is installed; a circuit detecting the connection of the second safety device with the first safety device; and an input selection means selecting any one of an input of the safety signal directly input by direct connection, an input of the safety signal from the second safety device, and an input of both signals.例文帳に追加

第１安全装置にはシリアルバスインターフェースを持つ第２安全装置を装着可能なコネクタを備え、前記第２安全装置の接続されたことを検出する回路を備え、直接接続入力される安全信号を入力するか、前記第２安全装置からの安全信号を入力とするか、又は両方の信号を入力するか、入力の選択手段をもつ。 - 特許庁

An ASIC 20 as the semiconductor integrated circuit includes a high-speed serial interface 30B connectable with a CPU 11, and also includes a dummy debug serial module 22 which has a register specification equal to a normal UART module 23, and when register access for data transmission and reception is performed from the CPU side, considers the register access as a debug command and performs register access to a local bus 21.例文帳に追加

半導体集積回路としてのＡＳＩＣ２０は、ＣＰＵ１１と接続し得る高速シリアルインタフェース３０Ｂを備えていると共に、通常のＵＡＲＴモジュール２３と同等のレジスタ仕様を有し、ＣＰＵ側からデータ送受信のためのレジスタアクセスを行うと、そのレジスタアクセスをデバッグコマンドとみなして、ローカルバス２１へのレジスタアクセスを行うダミーデバッグシリアルモジュール２２を備えた。 - 特許庁

Each semiconductor device 1 can be mutually connected by the controller connecting interface 20, and the semiconductor device 1 detects the input condition of a control signal group FC1 and a data bus FIOB1 according to a timing in which a reset signal CRST is released just after power supply, and whether this should be operated as an ATA controller 2 or an extended flash memory is decided.例文帳に追加

コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

An instruction signal for instructing the reading of picture data for the prescribed address of a picture memory 20, and the writing of zero data for the same address is generated from a printer interface part 13 through a local bus 15 to a memory controller 11, and then the memory controller 11 writes the zero data in the same address of the picture memory 20 following the memory reading based on the instruction signal.例文帳に追加

画像メモリ２０の所定アドレスに対して画像データをリードし、その後同一アドレスに対してゼロデータをライトすることを指示する指示信号を、プリンタインタフェイス部１３からローカルバス１５を介してメモリコントローラ１１に対して発生させることによって、メモリコントローラ１１は、その指示信号に基づいて、メモリリードに引き続いて、画像メモリ２０の同一アドレスにゼロデータをライトする。 - 特許庁

Each independent address register write signal, extended data register write signal, and port data write signal is generated by using the interface signal of a printer port, and a general I/O bus 14 constituted of 8 output data buses, 6 address buses, 4 input data buses, and 1 interrupt control signal is constructed, and plural quickly controllable I/O ports can be directly connected from the CPU of a personal computer.例文帳に追加

プリンタポ−トのインタ−フェイス信号を使って，各々が独立な，アドレスレジスタ書出し信号，拡張デ−タレジスタ書出し信号，及び，ポ−トデ−タ書出し信号を生成し，出力デ−タバス８本，アドレスバス６本，入力デ−タバス４本，割込み制御信号１本からなる汎用Ｉ／Ｏバス１４を構築して，パソコンのＣＰＵから直接，高速に制御可能な多数のＩ／Ｏポートを接続可能にする。 - 特許庁

A street manager 121 in a TV120 receives power-off notice 123 from user interface software 124 and transfers a connection list 128 for the connection management of the video and audio signal between devices that the manager controls to another street manager 161 present on the bus by using a connection list entrusting API call 127 to entrust the management of the connection to the street manager 161 in an editing controller 160.例文帳に追加

ＴＶ１２０内のストリートマネージャー１２１は、ユーザインターフェースソフト１２４からの電源断通知１２３を受け、バス上に存在するほかのストリートマネージャー１６１に対して自身の管理している機器間の映像音声信号の接続管理を行うためのコネクションリスト１２８をコネクションリスト委託ＡＰＩコール１２７を用いて譲渡し、コネクションの管理を編集コントローラ１６０内のストリートマネージャー１６１に委託する。 - 特許庁

The power supply pins required for an input-output circuit are only two pins 38 and 42 while a high voltage withstand property and extensibility are achieved by providing a buffer interface between a functional digital circuit and a common bus for another digital circuit by using two PMOS switching transistors T1A and T1B instead of one PMOS switching transistor between the output line 30 of the circuit and an output power terminal 42.例文帳に追加

入出力ドライバ回路は、回路の出力ライン（３０）と出力電源端子（４２）との間に、１つのみの代わりに、２つのＰＭＯＳスイッチング・トランジスタ（Ｔ１Ａ，Ｔ１Ｂ）を用いることによって、機能性デジタル回路（１４）と他のデジタル回路のための共通バス（１８）との間に、バッファ・インターフェースを備え、高いレベルの電圧耐性および伸展性を達成しつつ、必要な電源ピン（３８，４２）を２つのみに抑えた。 - 特許庁

The bus monitor device for monitoring and analyzing a signal transmitted on an interface connecting a plurality of equipment and modules is provided with a control means (control part 14) for retrieving a similar command among standard commands registered based on a database connected via a network and for controlling comparison of differences with the monitored unanalyzable command when the unanalyzable code is designated among the monitoring results.例文帳に追加

複数の機器・モジュールを接続するインターフェース上で伝送される信号をモニターし解析するためのバスモニター装置において、モニター結果の中から、解析不可能となったコードを指定すると、ネットワークで接続されたデータベースを元に登録されている標準コマンドから類似コマンドを検索し、モニターした解析不可コマンドとの差異を比較する制御を行う制御手段(制御部１４)を備えた。 - 特許庁

The printer comprises control means for identifying the status of a plurality of control signals sent or received to or from external units via the interface bus, and for outputting information representing the status of the plurality of control signals; display means for displaying the status of the plurality of control signals based on the information output from the control means; and printing means for printing under control of the control means.例文帳に追加

インターフェースバスを介して外部との間で送信又は受信される複数の制御信号の状態を識別し、該複数の制御信号の状態を表す情報を出力する制御手段と、制御手段から出力された情報に基づいて、複数の制御信号の状態を表示する表示手段と、制御手段の制御の下で印字を行う印字手段とを具備する。 - 特許庁

An integrated circuit 101 having an internal CPU 102 and an internal SRAM 103 is mounted with the external interface having a parallel communication SRAM 104 accessible to both internal CPU 102 and external CPU 110 and a bus control circuit 105 having an arbitration function 105a of arbitrating access from the internal CPU 102 and access from the external CPU 110 and for executing access control denying access from the external CPU 110 to the internal SRAM 103.例文帳に追加

内部ＣＰＵ１０２と内部ＳＲＡＭ１０３とを備えた集積回路１０１に、上記内部ＣＰＵ１０２と上記外部ＣＰＵ１１０の双方からアクセス可能なパラレル通信用ＳＲＡＭ１０４と、上記内部ＣＰＵ１０２からのアクセスと上記外部ＣＰＵ１１０からのアクセスを調停する調停機能１０５ａを有し、上記外部ＣＰＵ１１０から上記内部ＳＲＡＭ１０３へのアクセスを受け付けないようにアクセス制御を行うバスコントロール回路１０５とを備えた外部インターフェースを搭載した。 - 特許庁