「bus interface」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Two types of compressed image data A, B are transferred to an interface means 10 of a data processing means 3 via an image bus 4.例文帳に追加

２つの圧縮された画像データＡ，Ｂは、画像バス４を介してデータ処理手段３のインターフェース手段１０へ転送される。 - 特許庁

Disclosed is a communication interface device for connecting a computer, an electronic music device, etc., which are not adaptive to an mLAN employing an IEEE1394 serial bus.例文帳に追加

IEEE1394シリアル・バスを採用したmLANに、これに対応していないコンピュータや電子音楽装置等を接続する通信インターフェース装置である。 - 特許庁

A shared external interface 17 carries out arbitration to access to an external bus between the memory controller 14 and the I/O controller 15.例文帳に追加

共用外部インタフェース１７は、メモリコントローラ１４とＩ／Ｏコントローラ１５との間の外部バスへのアクセスに対するアービトレーションを行う。 - 特許庁

The IEEE1394 interface 14-1 also receives a DV signal from the DV camera 1-2 through the IEEE1394 bus 2 and outputs it to a DV decoder 15-1.例文帳に追加

IEEE1394インタフェース１４−１はまた、IEEE1394バス２を介してDVカメラ１−２からのV信号を受信してDVデコーダ１５−１に出力する。 - 特許庁

To provide a network device interface and method for digitally connecting a plurality of data channels to a controller using a network bus.例文帳に追加

ネットワーク・デバイス・インターフェイスと、ネットワークバスを用いてコントローラにデジタル式に複数のデータチャネルを接続するための方法とを提供する。 - 特許庁

The CPU 11 transfers the font 53 generated in the RAM 13 to a display part 17 through the bus 14 and an input/ output interface 15.例文帳に追加

CPU１１は、RAM１３で生成されたフォント５３を、バス１４および入出力インタフェース１５を介して表示部１７に転送させる。 - 特許庁

Measured resistance values are acquired by an operating process part 430 via an interface 420 including an analog/digital conversion part or the like, bus B1.例文帳に追加

測定された抵抗値はアナログ・デジタル変換部等を含むインターフェース４２０、バスＢ１を介して演算処理部４３０に取り込まれる。 - 特許庁

The demultiplexed data that are demultiplex-processed by the multiplexer demultiplexer package 16 are sent to the interface packages 141-14n via a demultiplex bus 22.例文帳に追加

多重分離パッケージ１６で分離処理された分離データは、分離バス２２を介して各インターフェイスパッケージ１４１〜１４ｎに伝送される。 - 特許庁

To provide a hard disk management device capable of making a hard disk removable at high speed and low cost without performing the bus conversion of an interface.例文帳に追加

インタフェースのバス変換を行うことなく、高速かつ低廉なハードディスクのリムーバブル化を実現するハードディスク管理装置を提供する。 - 特許庁

The head unit 30 includes an interface 31 which receives the serial signal sent from the antenna device 20 through the serial bus cable 40.例文帳に追加

ヘッドユニット３０は、アンテナ装置２０から送出されたシリアル信号をシリアルバスケーブル４０を介して受けるインターフェース部３１を含む。 - 特許庁

A peripheral device interface control circuit having the same circuit structure can be used even though bus specifications requested by a CPU 102 are changed.例文帳に追加

ＣＰＵ１０２が要求するバス仕様が変化しても、同じ回路構造を有する周辺装置インタフェース制御回路を使用できる。 - 特許庁

The control module and a 1st switch unit are also connected by a serial bus having small number of signals which constitutes an interface at a back panel (7).例文帳に追加

且つ制御モジュールと第１のスイッチユニットとをバックパネル（７）で、インターフェースを構成する信号数が少ないシリアルバスで接続する。 - 特許庁

A bus interface 10 has a plurality of access channels 11, 12 and 13 corresponding respectively to two or more levels of tasks to be executed on the microcomputer side.例文帳に追加

バスインタフェース１０は、マイコン側で実行する複数レベルのタスク各々に対応する複数のアクセスチャネル１１，１２，１３を有する。 - 特許庁

The interface logic circuit 310 drives the configuration value on the bus 302 when a register 336 in the device 300 becomes active.例文帳に追加

インタフェース論理回路３１０は、装置３００内のレジスタ３３６がアクティブになったとき、コンフィギュレーション値をバス３０２上にドライブする。 - 特許庁

The communication processor functions as the master processor by accessing a peripheral bus of the device by use of a memory interface of the communication processor.例文帳に追加

通信プロセッサーは、通信プロセッサーのメモリインターフェースを用いて装置の周辺バスをアクセスすることによりマスタプロセッサーとして機能する。 - 特許庁

To provide a design method for composing an interface for semiconductor integrated circuit, and a bus structure or database used for the design.例文帳に追加

半導体集積回路のインターフェースを構築するための設計方法と、その設計に用いるためのバス構造やデータベースを提供する。 - 特許庁

The memory controller 1100 is divided into system bus interfaces 1200, 1210 and 1220, a memory controller core part 1300 and a memory interface 1400.例文帳に追加

メモリコントローラ１１００を、システムバスインターフェース１２００，１２１０，１２２０と、メモリコントローラコア部１３００と、メモリインターフェース１４００に分割する。 - 特許庁

The system includes a streaming data cache memory 30, a bus 12, and an interface circuit 20 coupled to the bus 12 and to an external source of information, for example, a high-speed communication link.例文帳に追加

このシステムは、ストリーミングデータキャッシュメモリ３０と、バス１２と、バス１２に結合されたプロセッサと、バス１２および情報外部ソース、例えば高速通信リンクに結合されたインタフェース回路２０とを備えている。 - 特許庁

An output buffer 16 temporarily stores the compressed image data and an inter-external-bus interface section 19 outputs the image data temporarily stored in the output buffer 16 to an external bus 20.例文帳に追加

出力用バッファ１６はこれらの圧縮された画像を一時的に保管し、外部バス間インタフェース部１９は出力用バッファ１６に一時的に保管された画像データを外部バス２０に出力する。 - 特許庁

To provide an integrated circuit device incorporating a bus interface circuit allowing coping with various bus systems to allow a host side to cope with a contingency in a minimum level even if the contingency occurs in an internal logic circuit.例文帳に追加

様々なバスシステムに対応可能で、内部論理回路に不測の事態が発生してもホスト側で最低レベルの対応が可能なバスインターフェース回路を内蔵する集積回路装置の提供。 - 特許庁

The software supports the transmission of a universal serial bus (USB) through a USB line 704 by using a high-level bus protocol, and an application program interface is disclosed wherein an access to the protocol is enabled.例文帳に追加

このソフトウェアは高レベルのバスプロトコルを利用して、ユニバーサルシリアルバス（ＵＳＢ）のＵＳＢ線７０４を通じた転送をサポートし、このプロトコルに対する呼び出しを可能にするアプリケーションプログラムインタフェースを公開する。 - 特許庁

To provide a bus interface control that can selectively connect or isolate a board to or from a bus, without requiring as much board real estate as in conventional systems.例文帳に追加

従来のシステムと同じ量の基板上のスペースを必要とせずに、バスと基板の接続またはバスからの基板の分離を選択的に実施することのできるバス・インターフェイス制御装置を提供する。 - 特許庁

A satellite 1 interfaces with a ground test unit 2 via a stub cable 100 for the 1553 bus that is connected to a bus interface connector 10 and specified in MIL-STD-1553.例文帳に追加

人工衛星１はバスインタフェースコネクタ１０に接続されかつＭＩＬ−ＳＴＤ−１５５３に規定された１５５３バス用のスタブケーブル１００を用いて地上試験装置２との間のインタフェースをとっている。 - 特許庁

Thus, the state of the two-way bus 1 in the inactive state can be optionally set by setting the data bus control enable signal BE depending on the specification of the peripheral device connected to the interface circuit.例文帳に追加

従って、接続する周辺機器の仕様に応じてデータバス制御イネーブル信号ＢＥを設定することにより、非アクティブ時の双方向バス１の状態を任意に設定することができる。 - 特許庁

A control bus that mainly transfers control signals between a main processor and each component element is separated from a data bus that chiefly transfers transmit/receive data between a processor unit including subprocessors and an external interface.例文帳に追加

メインプロセッサと各構成要素の間で主に制御信号を転送する制御バスと、サブプロセッサを含むプロセッサユニットと外部インタフェースの間で主に送受信データを転送するデータバスを分離する。 - 特許庁

To provide a serial bus interface having a physical layer circuit that can simulate devices without giving effect on connection topology in the case of connection to a serial bus in compliance with the IEEE 1394 or the like.例文帳に追加

ＩＥＥＥ１３９４等のシリアルバスに接続した際、接続トポロジーに影響を与えず、複数装置のシミュレートをすることもできる物理層回路を有するシリアルバスインターフェース装置を提供すること。 - 特許庁

The bus interface 124 has a data input/output section 128 for inputting/outputting data, a pre-rooter 129 shuffling the connection state of the data bus when inputting/outputting the data, and a bus switch 130 shuffling the connection state of the data bus for unit of a predetermined number of bits.例文帳に追加

このバスインターフェイス１２４は、データの入出力を行うデータ入出力部１２８と、データの入出力の際に、データバスの接続状況の入れ換えを行うプリルーター１２９と、所定のビット数の単位で前記データバスの接続状況の入れ換えを行うバススイッチ１３０と、を有するようにしてある。 - 特許庁

An engine interface unit 15 incorporates a FIFO memory, for example, as an image buffer memory, the transfer state of image data is reported through this FIFO memory to a bus arbitrating circuit 16 and the bus arbitrating circuit 16 varies the priority concerning the bus use of a data transfer processing circuit provided in a device to become a bus master.例文帳に追加

エンジンインタフェースユニット１５に画像バッファメモリとして、例えばＦＩＦＯメモリを内蔵させ、このＦＩＦＯメモリを介して画像データの転送状態をバス調停回路１６に通知し、バス調停回路１６が、バスマスタとなる装置が持つデータ転送処理回路のバス使用に関する優先度を可変とする。 - 特許庁

To provide a method and a system for efficiently packing time slots at a desired part to execute a DFMP (packet interface data bus) especially by increasing a block of unassigned consecutive time slots available at the assignment of data bus time slots with respect to packing of assigned data bus time slots in the assignment of the data bus time slots.例文帳に追加

本発明は、データバス・タイムスロットの割り当てにおける割り当てデータバス・タイムスロットのパッキングに関し、特に、割り当ての際に使用可能な未割り当て連続タイムスロットのブロックを大きくし、そしてＤＦＭＰデータバスを実施する所望の部分においてタイムスロットを効率良くパッキングする方法および装置を提供する。 - 特許庁

In the storage system 1, a server 2 and an external input and output port 10 of a semiconductor storage unit 4 are connected with a system bus 2c such as a peripheral bus, memory bus, internal bus, etc., which connects CPU 2a, memory 2b, etc., extending outside as a high speed serial interface 3 which does not convert protocol.例文帳に追加

このストレージシステム１は、サーバ２と半導体ストレージ装置４の外部入出力ポート１０とを、サーバ２内のＣＰＵ２ａ，メモリ２ｂ等を接続する周辺バス，メモリバス，内部バス等のシステムバス２ｃを外部に延長してプロトコル変換を行わない高速のシリアルインタフェース３として接続したものである。 - 特許庁

When the associated data processing circuits 4, 6, 8 are powered-down or otherwise nonresponsive, the diagnostic interface circuits 16, 18, 20 return a diagnostic bus transaction error signal to the diagnostic interface circuit 12.例文帳に追加

関係するデータ処理回路４、６、８が電力断しているか、または応答しない場合、診断インタフェース回路１４、１６、１８は診断バストランザクションエラー信号を診断インタフェース回路１２に返す。 - 特許庁

A system-on-a-chip 40 includes support for a standard external interface, such as a Universal Serial Bus (USB) or IEEE 1394 interface, to which a host system such as flash memory test equipment can connect.例文帳に追加

システム・オン・チップ４０は、フラッシュメモリテスト装置などのホストシステムを接続することのできる、ユニバーサルシリアルバス（ＵＳＢ）やＩＥＥＥ１３９４インターフェースなどの標準外部インターフェースのサポートを含む。 - 特許庁

A time slot for control data is reserved for a time slot of each main signal bus corresponding to each interface section and the control section 130 and each interface section exchange control data by using the time slot.例文帳に追加

各主信号バスの各インターフェース部に対応するタイムスロットには制御データ用のタイムスロットが確保されており、制御部１３０と各インターフェース部とはこのタイムスロットを使用して制御データを授受する。 - 特許庁

To appropriately supply power without causing supply deficiency, when selectively using a USB interface to supply bus power and another interface requiring power supply by cable connection.例文帳に追加

バスパワーを供給するＵＳＢインタフェースと電源供給を必要とする他のインタフェースをケーブル接続で選択的に使用する場合に、供給不足を起こすことなく電源供給を適切に行う。 - 特許庁

A packet transmission/reception apparatus includes a packet analysis section located to the packet receiving section of a network interface, outputs a coded video audio packet from an exclusive interface to a decoder not via a bus and packets to be subjected to reception processing by a CPU are transferred to the CPU via the bus, so that the bus band will not compressed at all.例文帳に追加

本発明のパケット送受信装置は、ネットワークインターフェースのパケット受信部にパケット解析部を設け、符号化映像音声パケットはバスを介さずに専用インターフェースからデコーダへ出力し、ＣＰＵで受信処理すべきパケットはバスを介してＣＰＵへ転送することで、バス帯域を全く圧迫しないパケット送受信装置を提供する。 - 特許庁

Relay information for indicating the number of data relayed by the bus bridge is recorded in the register block writable from the master, and when reading the data from the target, the primary bus interface or the secondary bus interface reads out the data from the target until the data of quantity indicated in the relay information recorded in the register block is stored in the data FIFO.例文帳に追加

そして、バスブリッジが中継するデータの数を示す中継情報を、マスタから書き込み可能なレジスタブロックに記録し、ターゲットからデータをリードする際には、プライマリバスインタフェース、又はセカンダリインタフェースは、レジスタブロックに記録されている中継情報に示される量のデータがデータＦＩＦＯに格納されるまで、当該ターゲットからデータを読み出す。 - 特許庁

The distributed control device, where a slave equipment connected to a field bus whose standard is different from that of an upper bus communicates with an upper controller, is provided with a control side communication interface means, which is connected between the controller and the field bus and mediates the communication between the controller and the slave equipment, and a waiting side communication interface means which is connected between the controller and the field bus.例文帳に追加

上位バスとは規格の異なるフィールドバスに接続されたスレーブ機器と上位のコントローラとが通信する分散型制御装置において、前記コントローラと前記フィールドバス間に接続され、前記コントローラと前記スレーブ機器との通信を仲介する制御側通信インターフェイス手段と、前記コントローラと前記フィールドバス間に接続された待機側通信インターフェイス手段とを有する分散型制御装置である。 - 特許庁

When a program write mode selection signal 111 received from a terminal interface 16 is activated and a write/read switching signal 112 is set up to 'write', a bus control circuit 11 stops a CPU 12 and releases a data bus 102 and an address bus 103.例文帳に追加

ターミナル・インターフェース１６からのプログラム書き込みモード選択信号１１１をアクティブにし、書き込み／読み出し切り替え信号１１２を書き込みにすると、バス・コントロール回路１１は、ＣＰＵ１２を停止させると共に、データ・バス１０２とアドレス・バス１０３を開放させる。 - 特許庁

An electric interface circuit (9) provided in the housing (1) is connected to a data bus (10), converts the signals from the first and second signal transmitters (5 and 8) into the data protocol of the data bus (10), and generates the trigger signal from the data protocol of the data bus (10).例文帳に追加

ハウジング（１）内に設けられる電気的インターフェース回路（９）はデータバス（１０）に接続され、第１及び第２の信号発信機（５，８）からの信号をデータバス（１０）のデータプロトコルに変換し、且つ、データバス（１０）のデータプロトコルからトリガー信号を発生させる。 - 特許庁

In bus interface design, in addition to a condition to be logically satisfied as a bus protocol, influence of leak current which causes performance deterioration in mounting when the bus protocol is logically synthesized is reflected in reference to the complexity analysis library.例文帳に追加

そして、バスインターフェースの設計において、バスプロトコルとして論理的に充足するべき条件に加え、そのバスプロトコルが論理合成された場合に、実装上の性能劣化要因となるリーク電流の影響を、複雑性解析ライブラリを参照して反映させる。 - 特許庁

The blocks 140 to 143 consist of a parameter register setting plural parameters corresponding to plural bus specifications that can be held by the bus 103 and an interface circuit performing an operation made to meet the specifications of the bus 103.例文帳に追加

これらの可変インタフェースブロックは、ＣＰＵバス１０３が持ちうる複数のバス仕様に対応した複数のパラメータが設定されるパラメータレジスタと、そこに設定されたパラメータにより、ＣＰＵバス１０３の仕様に合わせた動作を行うインタフェース回路より構成する。 - 特許庁

To shorten test time of an address processing part in an interface circuit and to reduce a price by reducing the development cost of a semiconductor integrated circuit connecting an independent bus connected to a CPU to a time-division bus not connected to the CPU via the interface circuit.例文帳に追加

ＣＰＵに接続されている独立バスと、ＣＰＵに接続されていない時分割バスとをインタフェース回路を介して接続してなる半導体集積回路に関し、インタフェース回路のアドレス処理部の試験時間の短縮化と、開発費用の低減化による価格の低減化を図る。 - 特許庁

When transferring tuning data from a CPU 4 to a PLL control IC 1, first of all, the data are transferred through a bus 5 to an interface circuit 7 of a demodulation IC 2 and transferred from the interface circuit 7 of the demodulation IC 2 through a local bus 6 to the PLL control IC 1.例文帳に追加

ＣＰＵ４からＰＬＬ制御ＩＣ１へ選局データを転送しようとする場合には、まずバス５を介して復調ＩＣ２のインターフェース回路７に転送させ、復調ＩＣ２のインターフェース回路７からローカルバス６を介してＰＬＬ制御ＩＣ６に転送する。 - 特許庁

When an actual read request is issued from the CPU 1 to the network interface 100 after the lapse of a predetermined time since the prefetch request is issued, the memory bus interface 120 outputs the response data from the buffer memory 125 to a memory bus 10 in a predetermined timing specified by a BIOS.例文帳に追加

プリフェッチ要求を発してから所定時間が経過した後に、ＣＰＵ１からネットワークインタフェース１００へ実際のリード要求を発すると、メモリバスインタフェース１２０が、ＢＩＯＳで規定される所定のタイミングで、応答データをバッファメモリ１２５からメモリバス１０に出力する。 - 特許庁

The controller device includes: a device interface logic for connecting a controller to a plurality of data storage devices such as a hard disk device and a CD-RW device; and a host interface logic for connecting the controller to a host or a host computer through a bus like a PCI bus.例文帳に追加

本発明のコントローラ装置は、コントローラを複数のデータ記憶装置、例えばハード・ディスク装置およびＣＤ−ＲＷ装置に接続するための装置インタフェース論理と、コントローラをＰＣＩバスのようなバスを介してホストまたはホスト・コンピュータに接続するためのホスト・インタフェース論理とを含む。 - 特許庁