「bus interface」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To test the data transfer of a peripheral component interface(PCI) bus, without using an external storage device and its external storage controller.例文帳に追加

外部記憶装置とその外部記憶制御装置とを使用することなくＰＣＩバスのデータ転送試験が可能なデータ転送試験システムを提供する。 - 特許庁

According to this, a bus interface capable of realizing necessary performance from the viewpoint of the influence by leak current can be acquires as a layout on a chip.例文帳に追加

これにより、リーク電流による影響の観点からも、必要な性能を実現可能なバスインターフェースがチップ上のレイアウトとして取得できる。 - 特許庁

A memory interface allows access to the collective memory in a data burst and generates a substantially stationary data stream on the private bus.例文帳に追加

メモリ・インターフェースは、データ・バーストにおいて集合的メモリへのアクセスを供給し、同時に、プライベート・バス上で実質的に定常的なデータ・ストリームを生成する。 - 特許庁

A PCI bus interface 32 outputs data required for transmitting the jumbo packet data to a CPU 21 and the CPU 21 produces header data HD1.例文帳に追加

ＰＣＩバスインタフェース３２は、ジャンボパケットデータの送信処理に必要なデータをＣＰＵ２１に出力し、ＣＰＵ２１がヘッダデータＨＤ１を生成する。 - 特許庁

The bus 100 is formed of layer buses 101-104 for each layer, and a DMA controller 114, a memory interface part 115 and a bridge 125 are connected thereto.例文帳に追加

バス１００は、レイヤ毎のレイヤバス１０１〜１０４から構成されており、ＤＭＡコントローラ１１３、メモリインターフェイス部１１５及びブリッジ１２５が接続されている。 - 特許庁

When the node unique ID is transmitted from the DVCR on the recording side, the 1394 interface part 41 receives the node unique ID through an IEEE1394 bus 4 to be supplied to the control part 42.例文帳に追加

記録側のDVCRからノードユニークIDが送信されると、1394インタフェース部４１は、IEEE1394バス４を介してノードユニークIDを受信し、制御部４２に供給する。 - 特許庁

Besides, this diagnostic operation control means has a function for clamping a specified signal passing through the SCSI bus interface to a high or low level.例文帳に追加

また、この診断動作制御手段が、前記ＳＣＳＩバスインターフェースを通る特定の信号をハイレベルまたはローレベルにクランプする機能を持つように構成した。 - 特許庁

Data encrypted by a 1394 interface 26 of a DVD player 1 are transmitted to a personal computer and a magneto-optical disk device 3 through a 1394 bus 11.例文帳に追加

DVDプレーヤ１の１３９４インタフェース２６で暗号化されたデータを、１３９４バス１１を介して、パーソナルコンピュータ２と光磁気ディスク装置３に伝送する。 - 特許庁

The interface parts 36 and 26 are circuits to make a microcomputer of the control part 30 transmit and receive data with the serial EEPROM 25 through a serial bus.例文帳に追加

インターフェイス部３６，２６は、制御部３０のマイクロコンピュータがシリアルバスを介してシリアルＥＥＰＲＯＭ２５とデータを送受できるようにする回路である。 - 特許庁

After filtering, the image data is once stored in the image memory 6 and read out by a third bus interface 14, while the graphics data are stored in a third memory 11.例文帳に追加

フィルタリング後、画像データは一旦、画像メモリ６に記憶されて第３バスインタフェース１４により読み出され、グラフィックスデータは第３メモリ１１に記憶される。 - 特許庁

To provide a cell transmission control circuit having a simple configuration, that can prevent ATM cell abort, in a system employing a UTOPIA(universal test and operations PHY interface for ATM) level 2 bus.例文帳に追加

ＵＴＯＰＩＡレベル２バスを使用したシステムにおいて、ＡＴＭセル廃棄を防止し得る簡単な構成のセル送信制御回路を得る。 - 特許庁

To provide an interface circuit capable of shortening time where a first CPU can not use a bus and reducing a load of a second CPU.例文帳に追加

第１のＣＰＵがバスを使用することができない時間を短くするとともに、第２のＣＰＵの負荷を小さくすることができるインタフェース回路を提供する。 - 特許庁

The data processor is equipped with a processor 1, a DMA processor 2, a local memory 3, a local memory 4, a memory controller 5, a main memory 6, a DMA processor interface 7, and an address data bus 8.例文帳に追加

データ処理装置は、プロセッサ１、DMAプロセッサ２、ローカルメモリ３、ローカルメモリ４、メモリコントローラ５、メインメモリ６、DMAプロセッサインタフェース７、アドレスバス・データバス８を備える。 - 特許庁

Data encrypted by a 1394 interface 26 of a DVD player 1 are transmitted to a personal computer 2 and an opto-magnetic disk device 3 via a 1394 bus 11.例文帳に追加

DVDプレーヤ１の１３９４インタフェース２６で暗号化されたデータを、１３９４バス１１を介して、パーソナルコンピュータ２と光磁気ディスク装置３に伝送する。 - 特許庁

To provide a module which can be miniaturized by reducing the number of signal lines connected to bus interface means so as to reduce the mounting area.例文帳に追加

バスインターフェース手段に接続される信号線の数を削減してその実装面積を縮小させ、小型化を可能とするモジュールを実現する。 - 特許庁

To identify the location and cause of a failure by means of test data and cope with improper timing when a bus interface circuit fails.例文帳に追加

バスインタフェース回路において障害が発生した場合に、テストデータを用いて障害の箇所・原因を特定するとともにタイミング不良にも対応させる。 - 特許庁

The supplied set information is stored in the first peripheral device, and the first error syndrome is stored in a storage circuit of the bus interface for the peripheral device.例文帳に追加

供給された設定情報は第１周辺装置に格納され、第１エラーシンドロームは周辺装置用バスインタフェースの記憶回路に格納される。 - 特許庁

In a figure 1, an I2C bus interface is used as a communication means between a CPU of a body 1 of the imaging apparatus and a control element of the optional apparatus 2.例文帳に追加

図１において、画像形成装置本体１のＣＰＵとオプション装置２の制御素子との通信手段としてＩ２Ｃバスインタフェースを用いている。 - 特許庁

A bus architecture system is formed in an integrated circuit device 30 having a communication port 34 constructed so as to be able to interface with an electronic system.例文帳に追加

バスアーキテクチャシステムは、電子システムとインタフェースできるように構成された通信ポート３４を有する集積回路デバイス３０の中に形成される。 - 特許庁

The IEEE1394 interface 14-1 packets the DV signals inputted from the DV encoder 13-1 and isochronously transfers them to a DC camera 1-2 through an IEEE1394 bus 2.例文帳に追加

IEEE1394インタフェース１４−１は、DVエンコーダ１３−１から入力されるDV信号をパケット化し、IEEE1394バス２を介してDVカメラ１−２にアイソクロノス転送する。 - 特許庁

When the address of a significant data cycle is present in a preliminarily specified range, the debug interface affirms an update data signal for sampling the virtual data bus.例文帳に追加

もし重要なデータサイクルのアドレスがあらかじめ規定された範囲内にあれば、デバッグ・インタフェースは仮想データバスをサンプルするために更新データ信号を肯定する。 - 特許庁

The semiconductor integrated circuit includes a plurality of first interfaces (11-14), a second interface (21), a bus (22) and a plurality of image processing modules (15-18).例文帳に追加

この半導体集積回路は、複数の第１インタフェース（１１〜１４）と、第２インタフェース（２１）と、バス（２２）と、複数の画像処理モジュール（１５〜１８）を含む。 - 特許庁

To interface data reception from an IEEE 1394 serial bus with a peripheral unit in a host system, without the need for a separate microcontroller.例文帳に追加

ＩＥＥＥ１３９４シリアル・バスからのデータ受信において、別個のマイクロコントローラを必要とせずにホスト・システム内の周辺装置にインタフェースすること。 - 特許庁

A programmable flow queue, having a plurality of parallel logical flow queues, is used for scheduling a packet in accordance with the protocol request of a remote bus interface.例文帳に追加

リモートバスインターフェースのプロトコル要求に従ってパケットをスケジューリングするために、多数の並列論理フローキューを有するプログラム可能なフローキューが用いられる。 - 特許庁

To provide an information processor and an interface circuit for effectively reducing latency when a bus mater performs access to a peripheral module such as a register.例文帳に追加

バスマスタがレジスタ等の周辺モジュールをアクセスする際のレイテンシを有効に低減する情報処理装置及びインターフェイス回路を提供すること。 - 特許庁

The network interface device is provided with at least one I/O port Pn differently from a bus for inputting/outputting data to/from a host CPU as the 1st feature.例文帳に追加

本発明では、ホストＣＰＵとのＩ／Ｏを行なうためのバスとは別に、入出力ポートＰｎを少なくとも１つ設けたことを第１の特徴とする。 - 特許庁

Data encrypted by a 1394 interface 26 of a DVD player 1 are transmitted to a personal computer 2 and a magneto-optical disk unit 3 via a 1394 bus 11.例文帳に追加

DVDプレーヤ１の１３９４インタフェース２６で暗号化されたデータを、１３９４バス１１を介して、パーソナルコンピュータ２と光磁気ディスク装置３に伝送する。 - 特許庁

The digital system recording and reproducing device is provided with an optical fiber terminal 16 and an optical modem circuit 15 and the optical modem circuit 15 is connected to a bus interface circuit 14.例文帳に追加

光ファイバー端子１６および光変復調回路１５を装備し、光変復調回路１５をバスインターフェース回路１４に接続してある。 - 特許庁

This evaluation microprocessor constituted by a variable logic device 36 has a test interface unit 80 for connecting a first user logic 25 to the CPU bus 20 coupled with a processor core, and connecting them to an external evaluation controller 7, and user interface units 23, 24 capable of connecting the CPU bus to a target system.例文帳に追加

可変論理デバイス（３６）で構成される評価用マイクロプロセッサは、プロセッサコアが結合するＣＰＵバス（２０）に第１ユーザロジック（２５）を接続し、それらを外部の評価用コントローラ（７）に接続するテストインタフェースユニット（８０）と、ＣＰＵバスをターゲットシステムへ接続可能にするユーザインタフェースユニット（２３，２４）とを有する。 - 特許庁

The memory controller includes an external bus interface coupled to an external bus to communicate read and write instructions with an external device, a memory array interface coupled to a memory array to perform reads and writes on a memory array, and an overwrite module to write a desired value to a desired address of the memory array.例文帳に追加

メモリコントローラは、外部装置と読み取り及び書き込みインストラクションを通信するために外部バスに結合された外部バスインターフェイスと、メモリアレイにおいて読み取り及び書き込みを遂行するためにメモリアレイに結合されたメモリアレイインターフェイスと、メモリアレイの希望のアドレスに希望の値を書き込むためのオーバーライトモジュールとを備えている。 - 特許庁

The image processor is provided with a control means for connecting a host unit with a facsimile function unit through a universal serial bus interface and performing at least either of the designation of control from the host unit to the facsimile function unit and the information of control from the facsimile function unit to the host unit through the universal serial bus interface.例文帳に追加

ホスト装置とファクシミリ機能装置とをユニバーサルシリアルバスインタフェースを介して接続して、前記ホスト装置から前記ファクシミリ機能装置に対する制御指示および前記ファクシミリ機能装置から前記ホスト装置に対する制御通知の少なくとも一方を前記ユニバーサルシリアルバスインタフェースを介して行う制御手段を具備する。 - 特許庁

The data, after being received at reception controlling unit 28, is divided at DENUX 29 into compressed data and reduced image data, with the compressed data being stored in recording devices such as HDD 24 and DVD 25 via bus interface 26 and bus 21.例文帳に追加

受信制御部２８でデータ受信後、ＤＥＭＵＸ２９で圧縮データと縮小画像データに分離され、圧縮データはバスインタフェース２６とバス２１を介してＨＤＤ２４やＤＶＤ２５といった記録装置に蓄積される。 - 特許庁

This FIFO memory controller comprises a size specifying means 106 capable of setting software specifying an access bus width for the FIFO memory 104, and an external interface means 107 for controlling the access data width to the FIFO memory according the access bus width.例文帳に追加

ＦＩＦＯメモリ１０４に対するアクセスバス幅を指定するソフトウェア設定可能なサイズ指定手段１０６と、アクセスバス幅に応じてＦＩＦＯメモリへのアクセスデータ幅を制御する外部インターフェイス手段１０７とを備える。 - 特許庁

This connector/digital serial bus interface device 160 allows use of a digital serial bus 120 by using ground pins 111 and 115 alone even when a connector 110 has one non-connection pin 113 or has no connection pin.例文帳に追加

コネクター/デジタル直列バス・インターフェース装置１６０はコネクター１１０に無接続ピン１１３が一つかまたは存在しなくてもグラウンドピン１１１，１１５のみを用いてデジタル直列バス１２０の使用が可能であるようにする。 - 特許庁

The logic unit BSL is connected to a microprocessor MP through a proper bus B1 and to process data, specially, a process-input part signal and a process-output part signal through the other bus B2 forming a process data interface.例文帳に追加

各レジスタが位置不変の相対識別情報を用いて複合系内にて論理ユニット（ＢＳＬ）の位置に左右されずに読み込み可能及び読み出し可能となるように、前記レジスタが、入力部及び出力部と接続されていること。 - 特許庁

A switching means 12 is provided with a first input part E1 for accepting bus power through the USB interface and a second input part E2 to accept a power higher than the bus power and can be switched to any one of input parts.例文帳に追加

切換え手段１２には、ＵＳＢインターフェースを介してバス電力を受け入れる第１の入力部Ｅ１と、バス電力よりも高い電力を受け入れる第２の入力部Ｅ２とが設けられ、いずれかに切り換え可能となっている。 - 特許庁

The electronic equipment having a serial ATA interface is configured to control the serial ATA interface (serial ATA bus) to enter a power-saving mode (Step S8) when a predetermined command is issued or received (Step S2).例文帳に追加

シリアルＡＴＡインタフェースを持つ電子機器において、予め定められたコマンドの発行または受信が検知された場合に（ステップＳ２）、シリアルＡＴＡインタフェース（シリアルＡＴＡバス）のパワーセーブモードへの移行が制御される（ステップＳ８）構成とする。 - 特許庁

A storage device control unit comprises a CPU 11, a ROM 12, a RAM 13, an external interface 14, and an IDE interface 15 to which a mirror source HDD 16, a mirror destination HDD 17 and the like are connected, all connected to a system bus 20.例文帳に追加

ストレージデバイス制御装置は、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、外付けインタフェース１４、ミラー元ＨＤＤ１６やミラー先ＨＤＤ１７等が接続されるＩＤＥインタフェース１５が、システムバス２０に接続されて構成される。 - 特許庁

The first backplane comprises: a system interface bus (212) configured to be coupled to the system monitoring module and the second backplane (126); at least one monitor interface bus (224) configured to be coupled to the at least one transducer monitoring module and the second backplane; and an intermediate backplane bus (232) configured to be coupled to the at least one transducer monitoring module and the system monitoring module.例文帳に追加

第１のバックプレーンは、システム監視モジュールおよび第２のバックプレーン（１２６）に結合されるように構成されたシステムインタフェースバス（２１２）と、少なくとも１つのトランスデューサ監視モジュールおよび第２のバックプレーンに結合されるように構成された少なくとも１つのモニタインタフェースバス（２２４）と、少なくとも１つのトランスデューサ監視モジュールおよびシステム監視モジュールに結合されるように構成された中間バックプレーンバス（２３２）とを備える。 - 特許庁

For the data transfer between a first system having a plurality of modules and one system bus interface and a second system having a plurality of modules having interfaces dedicated to input and output, a bus arbiter to which control signals are input from the first and second systems controls a bus switch and switches from a bus of the first system to one of buses of the respective modules of the second system.例文帳に追加

複数のモジュールと一つのシステムバスインターフェースを持つ第１のシステムと、入出力専用のインターフェースを持つ複数のモジュールを備えた第２のシステムとの間のデータ転送を可能にするため、第１、第２のシステムからの制御信号が入力されるバスアービターによりバススイッチを制御し、第１のシステムのバスを第２のシステムの各モジュールのバスのいずれか一つに切り替える。 - 特許庁

In the ATA/ATAPI reset action of the device connected from the host computer 1 via the ATA bus 2, the master device monitors a signal on the ATA bus 2 from the slave device 6, and an interface circuit, which asserts an INTRQ signal on the ATA bus 2 in detection of an assert condition of a DASP-signal and a PDIAG-signal on the ATA bus, is installed.例文帳に追加

ホストコンピュータ１からＡＴＡバス２を介して接続されるデバイスのＡＴＡ／ＡＴＡＰＩリセット動作において、マスターデバイス７がスレーブデバイス６からのＡＴＡバス２上の信号を監視し、前記バス上のＤＡＳＰ−信号とＰＤＩＡＧ−信号のアサート状態を検出すると、ＡＴＡバス２上のＩＮＴＲＱ信号をアサートするインターフェース回路を設ける。 - 特許庁

The integrated circuit 12 used for a computer system having a host computer 11 and at least mass storage peripheral devices includes a control circuit for the mass storage peripheral devices 12 for receiving the information from the devices and an interface circuit for interfacing the information from the devices to the host computer 11 via a bus mastering bus of the host computer 11, for example, a PCI bus, 1394 bus or similar buses.例文帳に追加

ホスト・コンピュータと少なくとも１つのマスストレージ周辺装置を有するコンピュータ・システムに用いる集積回路であって、装置から情報を受取るためのマスストレージ周辺装置に対する制御回路と、ホスト・コンピュータのバス・マスタリング・バス、例えば、ＰＣＩバス、１３９４バス、又は類似のものを介して、装置からホスト・コンピュータへ情報をインタフェースするためのインタフェース回路とを含む。 - 特許庁

When a data processor is operated in a slave mode according to a bus use right control signal received through a mode terminal, a first terminal is set so as to be used as a terminal for outputting a bus use right request signal and a second terminal is set so as to be used as a terminal for receiving a bus use permission signal by an external interface circuit.例文帳に追加

外部インターフェイス回路により、データ処理装置がモード端子を介して受けたバス使用権制御信号にしたがってスレーブ・モードで動作するとき、第１端子をバス使用権要求信号を出力する為の端子とし、第２端子をバス使用許可信号を受けるための端子として利用できるように設定する。 - 特許庁

The interface of a bus master element 31 and bus slave elements 32-1 to 32-n connected to the fast bus system of a serial structure where one of buses 34 and 35 is terminated and the other is unterminated, is provided with a current mode driving driver circuit operating by differentiation and/or a differential amplification receiver circuit.例文帳に追加

バス３４，３５の一方が終端され、他方が無終端されたシリアル構造の高速バスシステムに接続されているバスマスタ素子３１とバススレーブ素子３２−１〜３２−ｎのインターフェイス部に、差動で動作する電流モード駆動型のドライバ回路及び／または差動増幅型のレシーバ回路を設けることを特徴としている。 - 特許庁

This semiconductor device is provided with a control circuit which instructs the validity/invalidity of the operation of an input-output interface circuit fitting a bus such as an IIC bus with a control signal, responds to operation invalidity with the control signal, and maintains an output element included in the input-output interface circuit an off state independently of a voltage change in an external terminal corresponded to the input-output interface circuit.例文帳に追加

制御信号によりＩＩＣバスのようなバスに適合した入出力インターフェイス回路の動作の有効／無効を指示し、上記制御信号による動作無効に応答し、上記入出力インターフェイス回路に対応された外部端子における電圧変化に無関係に上記入出力インターフェイス回路に含まれる出力素子をオフ状態に維持させる制御回路を設ける。 - 特許庁