「cache port」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each of the SLPR is an area obtained by dividing the various resources such as a port, a cache memory or a logical device, and a host computer 1 cannot access the SLPR to which the host computer 1 has no authority.例文帳に追加

各SLPRは、ポート、キャッシュメモリ、論理デバイス等の各種資源を分割したもので、権限の無いSLPRにホストコンピュータ１はアクセスできない。 - 特許庁

To improve a store instruction processing performance in a data processor provided with a store port temporarily retaining data to be stored in a cache memory.例文帳に追加

キャッシュメモリなどに格納すべきデータを一時的に保持するストアポートなどを備えるデータ処理装置において、ストア命令処理性能を向上させる。 - 特許庁

When a cache miss is caused in the cache memory, a disk array management table 107 is referred to and a port to which the secondary storage device corresponding to a logical volume in the packet is connected is specified to access the secondary storage device, and data sent from the secondary storage device are stored in the cache memory, and the data are transferred to the host computers through the switch.例文帳に追加

キャッシュメモリでキャッシュミスが生じたときは、ディスクアレイ管理テーブル107を参照してパケット内の論理ボリュームに対応する２次記憶装置が接続されているポートを特定して２次記憶装置をアクセスし、２次記憶装置から送られてくるデータをキャッシュメモリに格納し、データをスイッチを介してホストコンピュータに転送する。 - 特許庁

The conventional multi-port cache memory is excellent in high speed since it is constituted by using multi-port cell blocks, however, chip size is increased when erroneous cache is attempted to be reduced by increasing its capacity since the areas of the cell blocks to be components increase in proportion to square of the number of ports, which becomes a cause of cost increase.例文帳に追加

従来のマルチポートキャッシュメモリはマルチポートセルブロックを用いて構成されるので高速性には優れているが、構成要素となるセルブロックの面積がポート数の２乗に比例して増大するため、大容量化してキャッシュミスを低減しようとすればチップサイズが増大し、コストアップの原因となっていた。 - 特許庁

Each node includes a plurality of processors and an interconnect chipset, issues a request for data from a processor in a first node and passes the request for data to other nodes through an expansion port (or scalability port), also starts an access of a memory in response to the request for data and snoops a processor cache of each processor in each node.例文帳に追加

各ノードは、複数のプロセッサおよび相互接続チップセットを含み、第１のノード内のプロセッサからデータ要求を発行し、拡張ポート（またはスケーラビリティポート）を通してこのデータ要求を他のノードに渡す。 - 特許庁

When a request for invalidating data in a cache 212 is received after transferring target data of a load instruction from the cache 212 to a computing unit 400, and a load instruction having a cache index that coincides with that of a target address of the received invalidating instruction exists in an instruction port 210, a first determination section 214A validates a first flag (RIM).例文帳に追加

ロード命令の対象データがキャッシュ２１２から演算器４００に転送された後にキャッシュ２１２のデータに対する無効化要求を受信し、受信した無効化要求の対象アドレスのキャッシュインデクスと一致するキャッシュインデクスを有するロード命令が命令ポート２１０に存在する場合、第１判定部２１４Ａは、第１フラグ（ＲＩＭ）を有効化する。 - 特許庁

This page printer controller 10 is equipped with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for connecting mutually the printer video processor to an external memory and the cache memories for data and for instruction, and an input/output controller for connecting mutually the page printer controller to an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

A page printer controller (10) is provided with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for interconnecting the printer video processor with an external memory and the cache memories for data and for instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

A page printer controller (10) is provided with an instruction processor, a printer video processor equipped with an instruction process and a video port, a cache memory for data and instruction, a memory controller for interconnecting the printer video processor which an external memory and the cache memory for data and instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

When a node 111 having a paging cache receives a position update packet to be transmitted from a mobile terminal 180, a received port number 4 is registered with discrimination information of a mobile terminal 108.例文帳に追加

ページングキャッシュを持つノード１１１が、移動端末１８０から送信される位置更新パケットを受信したときは、受信したポート番号４を移動端末１０８の識別情報とともに登録する。 - 特許庁

Finally, the logical volume definition information, the cache assignment definition information and the port band assignment definition information, which are created as described above, are set in configuration information for the new storage device 4000.例文帳に追加

そして、以上のようにして作成した論理ボリューム定義情報、キャッシュ割当定義情報およびポート帯域割当定義情報を、新ストレージ装置４０００の構成情報に設定する。 - 特許庁

A process operating in the idle loop of a controller in a storage device checks a queue for a request for writing, and when a cache space in a dual port cache is available for holding transfer data, the device completes the data transfer part while waiting for the completion of the preceding command in the queue, and completes the data transfer from the cache to a physical medium for the preceding command.例文帳に追加

記憶装置中の制御装置の遊休ループで稼働するプロセスが、書き込み要求のための待ち行列をチェックし、転送データを保持するためにデュアルポート・キャッシュ内のキャッシュ空間が利用可能であるならば、装置が待ち行列中の先行コマンドの完了を待つ間に転送のデータ転送部分を完了させ、先行コマンドのためのキャッシュから物理媒体へのデータ転送を完了させる。 - 特許庁

When it is determined that the target data of the load instruction held in the entry of the instruction port 210 has been transferred after a cache miss of the target data, a second determination section 215A validates a second flag (RIF).例文帳に追加

命令ポート２１０のエントリに保持されたロード命令の対象データについてキャッシュミスした後に対象データが転送されてきたと判定した場合、第２判定部２１５Ａは第２フラグ（ＲＩＦ）を有効化する。 - 特許庁

A page printer controller 10 comprises a command processor, a printer video processor having a video port, a cache memory for data and commands, a memory controller for interchangeably connecting the printer video processor to an external memory and the cache memory for data and commands and an input/output controller for interchangeably connecting the page printer controller 10 to the input/output controller.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

A client processor 15 including an application software 45, a print server 20 including a device cache memory 35, a spooling system 40 and a port monitor 42, a DHCP server 25 and a network printer 30 are connected to a communication network 10.例文帳に追加

通信ネットワーク１０には、アプリケーションソフトウエア４５を含むクライアントプロセッサ１５と、デバイスキャッシュメモリ３５とスプーリングシステム４０とポートモニタ４２とを含むプリントサーバ２０と、ＤＨＣＰサーバ２５と、ネットワークプリンタ３０とが接続されている。 - 特許庁

This system is provided with a data transfer part, having a cache memory together with a system interface having plural first and second directors and a crossbar switch, having an input/output port coupled to such first and second directors higher than first and second director boards and a pair of output/input ports.例文帳に追加

複数の第１，第２ディレクタと、第１，第２ディレクタ・ボードのかかる１つの上の第１，第２ディレクタに結合されている入出力ポートと、１対の出入力ポートとを有するクロスバー・スイッチとを有するシステム・インターフェースとキャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁

The multi banks comprise the cache memory and each bank is defined as one port cache that concurrently processes the fetch instruction and the data access if each of the instruction or the access is requested for the different bank and sequentially processes the instruction and the access if the requests are for the same bank.例文帳に追加

具体的には、命令フェッチとデータアクセスを独立に処理可能なプロセッサと、該プロセッサからのアクセス要求に呼応して動作するキャッシュメモリを有するプロセッサシステムを備え、キャッシュメモリを複数のマルチプレクサ及び複数のアドレスの一部によって指定される複数バンクによって構成し、各バンクを１ポートキャッシュとし、命令フェッチ要求とデータアクセス要求が異なるバンクに対するものであれば同時処理、同一バンクに対する場合は逐次処理するプロセッサシステムを提供する。 - 特許庁

A computer system management server monitors the operating state of each component element, business response time and the like, uses information about previously given processes such as required performance and the monitor information collected, and provides instructions to allocate an amount of processing to each port, allocate the amount of cache to data, and change the logical composition of a disk system, etc.例文帳に追加

計算機システムの管理サーバは、各構成要素の稼動状態や、業務の応答時間等をモニタし、要求性能等の予め与えた処理に関する情報や収集したモニタ情報を用いて、処理を実施するときやモニタ値からチューニングが必要と判断した場合に、ポートにおける処理量の割り当てや、データに対するキャッシュ量の割り当て、ディスク装置の論理構成等の変更指示を出す。 - 特許庁