「cell clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ANALOG CLOCK WITH SOLAR CELL例文帳に追加

太陽電池付きアナログ時計 - 特許庁

DIAL FOR CLOCK WITH SOLAR CELL例文帳に追加

太陽電池付時計用文字板 - 特許庁

STRUCTURE FOR SUPPORTING LIQUID CRYSTAL CELL OF CLOCK例文帳に追加

時計の液晶セル支持構造 - 特許庁

When the clock master receives the 1st timing cell, the clock master generates a 2nd timing cell and transmits the 2nd timing cell to the clock slave.例文帳に追加

第１のタイミングセルを受け取ると、クロックマスタは第２のタイミングセルを生成してクロックスレーブに送出する。 - 特許庁

CLOCK DISTRIBUTION IN MULTI-CELL COMPUTING SYSTEMS例文帳に追加

マルチセルコンピューティングシステムにおけるクロック分配 - 特許庁

SUBSTRATE FOR SOLAR CELL AND MANUFACTURING METHOD THEREOF, SOLAR CELL USING THE SUBSTRATE FOR SOLAR CELL AND SOLAR CELL CLOCK USING SOLAR CELL AS CLOCK FACE例文帳に追加

太陽電池用基板とその製造方法及びその太陽電池用基板を用いた太陽電池とその太陽電池を文字板に用いた太陽電池時計 - 特許庁

The clock tree circuit is provided with: a first clock tree cell installed in the poststage of a clock signal introducing terminal; a second clock tree cell installed in the poststage of the first clock tree in the prestage of the clock synchronization circuit; and a clock ramification point installed in the prestage of the second clock tree cell.例文帳に追加

クロックツリー回路は、クロック信号導入端の後段に設けられた第一のクロックツリーセルと、クロック同期回路の前段でかつ第1のクロックツリーセルより後段に設けられた第二のクロックツリーセルと、第二のクロックツリーセルの前段に設けられたクロック分岐点とを備える。 - 特許庁

Thereafter, the clock-gated cell is inserted into the clock signal supplying route (S13).例文帳に追加

この後、クロック信号供給経路にクロックゲーテッドセルが挿入される（Ｓ１３）。 - 特許庁

To attain clock distribution in multi-cell computing systems.例文帳に追加

マルチセルコンピューティングシステムにおけるクロック分配を実現する。 - 特許庁

A clock slave generates a 1st timing cell, which includes the information on transmission time and transmits the 1st timing cell to a clock master.例文帳に追加

クロックスレーブは、送出時刻の情報を含んだ第１のタイミングセルを生成し、クロックマスタに送出する。 - 特許庁

A fundamental cell constitution of a clock distribution circuit is analyzed (S201) and on the basis of the analyzed fundamental cell constitution, a clock buffer is inserted into a clock route (S202).例文帳に追加

クロック分配回路の基本セル構成を解析し（Ｓ２０１）、解析された基本セル構成を基にして、クロック経路にクロックバッファを挿入する（Ｓ２０２）。 - 特許庁

A clock cell 4 adjusts delay of a first clock in accordance with the setting value of delay to be output as a second clock.例文帳に追加

クロックセル４は、ディレイの設定値に応じて、第１のクロックのディレイを調整して、第２のクロックとして出力する。 - 特許庁

A clock synchronization cell group 14 of the region 10 is connected to the clock trunk wiring 11 or the clock branch wiring group 12, and a clock synchronization cell group 24 of the region 20 is connected to the clock trunk wiring 21 or the clock branch wiring group 22.例文帳に追加

領域１０のクロック同期セル群１４は、クロック基幹配線１１またはクロック支線配線群１２と接続されている一方、領域２０のクロック同期セル群２４は、クロック基幹配線２１またはクロック支線配線群２２と接続されている。 - 特許庁

Each of clock branch wiring groups is electrically isolated each other, only the clock driving cell drives the clock main wring connected to it and the clock branch wring group connected to the clock main wring.例文帳に追加

各クロック支線配線群同士は電気的に分離し、クロック駆動セルのみで、接続されたクロック基幹配線と、そのクロック基幹配線と接続されたクロック支線配線群を駆動する。 - 特許庁

The clock synchronization circuit is provided with: a first clock synchronization circuit to which a clock signal delay-adjusted by the second clock tree cell is supplied; and a second clock synchronization circuit to which the clock signal to be output from the clock tree circuit is supplied at the clock ramification point.例文帳に追加

クロック同期回路は第二のクロックツリーセルで遅延調整されたクロック信号が供給される第一のクロック同期回路とクロック分岐点でクロックツリー回路から出力されるクロック信号が供給される第二のクロック同期回路とを備える。 - 特許庁

To reduce a noise propagated through a power line from a clock unit cell to a logical unit cell.例文帳に追加

電源配線を介してクロックユニットセルから論理ユニットセルに伝搬されるノイズを低減する。 - 特許庁

The arrangement of the clock-gated cell is performed in the same manufacturing step as the step of inserting a clock tree.例文帳に追加

クロックゲーテッドセルの配置は、クロックツリーを挿入する工程と同一製造工程において行われる。 - 特許庁

A scan power control terminal and an accompanying function are added to a gated clock cell which controls a clock tree.例文帳に追加

クロックツリーを制御するゲーテッドクロックセルにスキャン電力制御端子及び付随する機能を追加する。 - 特許庁

The data cell is discriminate between validity and non-validity by each every clock cycle of the CLK2, then if the data cell is discriminated as non-effectiveness, outputting of the data of the data cell is waited for one clock cycle.例文帳に追加

ＣＬＫ２のクロックサイクル毎にデータセルが有効か否かを判断し、有効でないと判断したデータセルのデータの出力を１クロックサイクル分だけウェイトする。 - 特許庁

This logic circuit has: a final-stage buffer cell 100 amplifying an inputted clock; and the flip-flops F/F1a-h adjacent to the buffer cell, and inputted with the clock from the buffer cell.例文帳に追加

入力されたクロックを増幅する最終段バッファセル１００と、バッファセルに隣接し、バッファセルからクロックが入力されるフリップフロップＦ／Ｆ１ａ〜ｈとを備える。 - 特許庁

To provide a packet switch which can set the short clock cycles of an ATM cell.例文帳に追加

ＡＴＭセルのクロックサイクルを短く設定することができるようにする。 - 特許庁

The clock control circuit 22 is in the same configuration as a normal battery clock and does not include any additional functions for a clock with solar cell.例文帳に追加

時計制御回路２２は通常の電池時計と同様構成のものであり、太陽電池付き時計のための付加機能は何ら含まれていない。 - 特許庁

A clock gating cell 9 outputs only the reference clock PS0 which has started up when the carry signal C-SEL is the H level as an operating clock BCLK.例文帳に追加

クロックゲーティングセル９は、キャリー信号Ｃ−ＳＥＬがＨレベルのときに立ち上がった基準クロックＰＳ０のみを、動作クロックＢＣＬＫとして出力する。 - 特許庁

A conversion section 81 converts an asynchronous transfer mode ATM cell to an MPEG transport packet, outputs the converted packet to a synchronization section 84, generates a clock synchronously with a clock of a network on the basis of the received ATM cell and outputs the clock to a PLL circuit 82.例文帳に追加

変換部８１は、ATMセルをMPEGトランスポートパケットに変換し、同期部８４に出力し、また受信したATMセルに基づいてネットワークのクロックに同期したクロックを生成し、PLL回路８２に出力する。 - 特許庁

A plurality of clock terminals C1-C8 are provided in the neighborhood of its periphery inside the block cell 10 and are wired inside the block cell 10 to operate on the basis of the clock signal input from each clock terminals C1-C8.例文帳に追加

クロック端子Ｃ_1〜Ｃ_8をブロックセル１０内でその周縁近傍に複数設け、各クロック端子Ｃ_1〜Ｃ_8から入力したクロック信号に基づいて動作するようにブロックセル１０内を配線する。 - 特許庁

Then the control-system signal line is again connected to the clock-gated cell inserted into the clock signal supplying route (S14).例文帳に追加

そして、クロック信号供給経路に挿入されたクロックゲーテッドセルに制御系信号線が再度接続される（Ｓ１４）。 - 特許庁

In this hard macro cell circuit, a clock delay adjusting circuit 14 is built in a semiconductor integrated circuit.例文帳に追加

半導体集積回路内にクロックディレイ調整回路１４を設ける。 - 特許庁

To provide a clock distribution circuit for reducing the load capacity of a clock driving cell for supplying a clock signal even in a large-scale semiconductor integrated circuit whose power consumption and clock skew is small.例文帳に追加

消費電力及びクロックスキューが小さく、かつ、大規模な半導体集積回路においても、クロック信号を供給するクロック駆動セルの負荷容量が小さいクロック分配回路を提供する。 - 特許庁

A logic cell 16 included in a first clock circuit 11 and a logic cell 17 included in a second clock circuit 12 are formed using transistors of the uniform size.例文帳に追加

第１のクロック回路１１に含まれる論理セル１６と、第２のクロック回路１２に含まれる論理セル１７とを、統一されたサイズのトランジスタを用いて構成する。 - 特許庁

A fundamental cell and the clock buffer are disposed thereafter (S203) and wiring is arranged (S105).例文帳に追加

その後、基本セルとクロックバッファとを配置し（Ｓ２０３）、配線を配置する（Ｓ１０５）。 - 特許庁

The hard macro cell comprises a clock input terminal to input a clock signal from outside, flip-flop circuit which is operated, based on the clock signal inputted from the clock input terminal, clock signal delay circuit for generating a clock delay from the clock input terminal to a clock input terminal of the flip-flop circuit, and controller for controlling the quantity of the clock delay generated by the clock signal delay circuit from outside.例文帳に追加

外部よりクロック信号を入力するクロック入力端子と、前記クロック入力端子から入力されたクロック信号に基づいて動作するフリップフロップと、前記クロック入力端子から前記フリップフロップのクロック入力端子までのクロックディレイ量を生成するクロック信号遅延回路と、前記クロック信号遅延回路で生成されるクロックディレイ量を外部から制御する制御手段とを備える。 - 特許庁

To provide an analog clock with a solar cell of a design for preventing the presence of the solar cell from being identified at a glance.例文帳に追加

一見しただけでは太陽電池の存在を識別できないデザインの太陽電池付きアナログ時計を提供する。 - 特許庁

A root cell at the top of each clock net is provided with a mark corresponding to the number of cells connected over the root cell.例文帳に追加

各クロックネットの頂点のルートセルには、その先に接続されているセルの個数に応じた目印が設けられている。 - 特許庁

To provide a clock with solar cell making dark purple of solar cell disappear and exciting function of power generation to the solar cell, giving metallic appearance to a cover ring.例文帳に追加

見返しリングに金属感を出し、ソーラーセルの濃紫色を消し去ると共にソーラーセルに発電機能を起こさせるソーラーセル付時計を提供する。 - 特許庁

Alternatively, the clock terminal C is provided in the neighborhood of its center inside the block cell 10, and wiring regions LP1-LP4 are provided inside the block cell 10 in order to wire clock signal lines from a plurality of different positions at the periphery of the block cell 10 to the clock terminal C.例文帳に追加

または、クロック端子Ｃをブロックセル１０内でその中心近傍に設け、ブロックセル１０の周縁のうち異なる複数の箇所からクロック端子Ｃまでクロック信号線を配線するための配線領域ＬＰ_1〜ＬＰ_4をブロックセル１０内に設ける。 - 特許庁

To prevent or inhibit an antenna effect without changing a clock line in a semiconductor integrated circuit constituted so that a synchronous-circuit cell is supplied with a clock through a mesh-structure clock wiring from a clock buffer.例文帳に追加

クロックバッファからメッシュ構造クロック配線を介して同期回路セルにクロックを供給するように構成された半導体集積回路において、クロックラインの変更なしにアンテナ効果を防止または抑制できるようにする。 - 特許庁

The exchanges 101_3, 101_2 that receive the RDI cell, receive the synchronizing clock by switching to ports (e), (c) to obtain the same clock.例文帳に追加

これを受信した交換機１０１_３、１０１_２は同期用クロックをポートｅ、ｃに切り替えて受信することで同一のクロックを得る。 - 特許庁

The dynamic type semiconductor memory device includes a DLL circuit generating an inner clock signal, peripheral circuits whose operation is controlled by the inner clock signal and a memory cell arrays.例文帳に追加

内部クロック信号を生成するＤＬＬ回路、内部クロック信号で動作を制御される周辺回路とメモリセルアレイを含む。 - 特許庁

In this case, the internal address is an address which is at least one-clock antecedent to an address of a memory cell of a normal cell array to be repaired.例文帳に追加

この際、内蔵アドレスは、リペアしようとするノーマルセルアレイのメモリセルのアドレスより少なくとも１クロック以前のアドレスである。 - 特許庁

To provide a clock with solar cell which makes dark purple of the solar cell disappear and is attached with a cover ring of metallic appearance.例文帳に追加

太陽電池の濃紫色が見えず、且つ、金属感を持つ見返しリングが付いた太陽電池付時計を提供する。 - 特許庁

The layout-design method comprises the steps of adjacently arranging the capacitor cell 2 between power supplies (S2), selecting the capacitor 2 at the arranged position, in response to the clock tree structure CT (S5), and replacing it by the clock driver cell 1 (S6).例文帳に追加

電源間容量セル２を隣接配置し（Ｓ２）、クロックツリー構造ＣＴに応じた配置位置の電源間容量セル２を選択して（Ｓ５）、クロックドライバセル１に置き換える（Ｓ６）。 - 特許庁

A row address holding part 122 and a column address holding part 132 fetch the row address and column address of a memory cell Cell in synchronization with external clock signals inputted successively from an external clock terminal.例文帳に追加

ロウアドレス保持部１２２及びカラムアドレス保持部１３２は、外部クロック端子から順次入力される外部クロック信号に同期して、メモリセルＣｅｌｌのロウアドレス及びカラムアドレスを取り込む。 - 特許庁

When the clock slave receives the 2nd timing cell, the clock slave acquires its receiving time and calculates transmission delay, on the basis of the receiving time and timing information included in the timing cell.例文帳に追加

クロックスレーブは、第２のタイミングセルを受け取るとその受け取り時刻を取得し、その受け取り時刻とタイミングセルに含まれるタイミング情報とに基づいて、伝送遅延を算出する。 - 特許庁

The clock which has reciprocated between a data transfer device 100 and the data output device 200 and then has returned is received by a cell which is not used for output of the clock (for example, the input/output cell 103).例文帳に追加

クロックの出力に使用していないセル（例えば入出力セル１０３）で、データ転送装置１００とデータ出力装置２００との間を往復して帰ってきたクロックを受ける。 - 特許庁

When the asynchronous reset signal output from the synchronizer 10 is input to a clock enable terminal, and the clock input signal "clk" is input to the clock input terminal, a gating cell 20 outputs a clock signal "clock" to the object logic circuit 100.例文帳に追加

ゲーティングセル２０は、クロックイネーブル端子に、シンクロナイザ１０から出力された非同期リセット信号が入力され、クロック入力端子に、クロック入力信号ｃｌｋが入力されると、対象論理回路１００にクロック信号ｃｌｏｃｋを出力する。 - 特許庁