「complementary transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

COMPLEMENTARY PASS TRANSISTOR LOGIC CIRCUIT AND SEMICONDUCTOR DEVICE例文帳に追加

相補型パス・トランジスタ論理回路および半導体装置 - 特許庁

A second transistor TR3 is provided between a complementary node B and the complementary bit line (BLC).例文帳に追加

第２トランジスタＴＲ３は、相補ノードＢと相補ビットライン（ＢＬＣ）の間に設けられる。 - 特許庁

COMPLEMENTARY FIELD-EFFECT TRANSISTOR STRUCTURE AND ITS MANUFACTURE例文帳に追加

相補型電界効果トランジスタ構造およびその製造方法 - 特許庁

COMPLEMENTARY THIN FILM TRANSISTOR CIRCUIT, ELECTROOPTIC DEVICE, AND ELECTRONIC EQUIPMENT例文帳に追加

相補型薄膜トランジスタ回路、電気光学装置、電子機器 - 特許庁

COMPLEMENTARY THIN FILM TRANSISTOR CIRCUIT, ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS例文帳に追加

相補型薄膜トランジスタ回路、電気光学装置、電子機器 - 特許庁

FIELD EFFECT TRANSISTOR, COMPLEMENTARY FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF例文帳に追加

電界効果トランジスタ及び相補型電界効果トランジスタ並びにこれらの製造方法 - 特許庁

To manufacture a semiconductor device having a complementary LDMOS (Laterally diffused Metal Oxide Semiconductor) transistor and a CMOS (Complementary Metal Oxide Semiconductor) transistor mounted together thereon, while suppressing variations of characteristics for every transistor.例文帳に追加

相補型ＬＤＭＯＳトランジスタとＣＭＯＳトランジスタとを混載した半導体装置を、トランジスタ毎の特性のばらつきを抑制して製造する。 - 特許庁

SURFACE CHANNEL TYPE MOS TRANSISTOR, COMPLEMENTARY FIELD-EFFECT TRANSISTOR, AND MANUFACTURING METHOD THEREOF例文帳に追加

表面チャネル型ＭＯＳトランジスタ、相補型電界効果トランジスタ及びそれらの製造方法 - 特許庁

FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF AND COMPLEMENTARY FIELD EFFECT TRANSISTOR例文帳に追加

電界効果型トランジスタ、相補型電界効果型トランジスタ、および電界効果型トランジスタの製造方法 - 特許庁

HIGH-MOBILITY HETERO-JUNCTION COMPLEMENTARY FIELD-EFFECT TRANSISTOR AND ITS METHOD例文帳に追加

高移動度ヘテロ接合相補型電界効果トランジスタおよびその方法 - 特許庁

The logic circuit region 192 includes a complementary field effect transistor.例文帳に追加

論理回路領域１９２は、相補型電界効果型トランジスタを含む。 - 特許庁

A prescribed bias voltage VB is applied to a base of each transistor constituting the complementary transistor pair.例文帳に追加

また、コンプリメンタリトランジスタペアを構成する各トランジスタのベースに所定のバイアス電圧ＶＢを印加する。 - 特許庁

The output driver includes a predriver coupled to a complementary MOS transistor pair.例文帳に追加

出力ドライバは、相補ＭＯＳトランジスタ対に結合されたプリドライバを含む。 - 特許庁

Then, a differential amplifier 2 supplies a complementary current to the PNP transistor and the NPN transistor, respectively.例文帳に追加

そして、これらＰＮＰトランジスタおよびＮＰＮトランジスタのそれぞれに差動アンプ２が相補的電流を供給する。 - 特許庁

The second current mirror circuit includes a second transistor of a second channel complementary with the first channel which is the input side transistor.例文帳に追加

第２カレントミラー回路は、入力側トランジスタである前記第１チャネルと相補の第２チャネルの第２トランジスタを備える。 - 特許庁

A semiconductor memory has a short transistor coupling complementary storage nodes of a latch circuit of a memory cell.例文帳に追加

メモリセルのラッチ回路の相補の記憶ノードを接続するショートトランジスタを有している。 - 特許庁

COMPLEMENTARY TRANSISTOR HAVING RESPECTIVE GATES FORMED OF METAL AND CORRESPONDING METALLIC SILICIDE例文帳に追加

金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ - 特許庁

When an input terminal 100 is open, a P type MOS transistor 101 is turned on, an N type MOS transistor 104 is turned off, and an input of the complementary transistor circuit 105 is pulled up.例文帳に追加

入力端子100がオープン状態であるときP型MOSトランジスタ101はON、N型MOSトランジスタ104はOFFになり、相補型トランジスタ回路105の入力をプルアップする。 - 特許庁

A complementary semiconductor device (100) is provided with a first conductive transistor, and a second conductive transistor different from the first conductive transistor.例文帳に追加

本発明の相補型の半導体装置（１００）は、第１導電型のトランジスタと第１導電型とは異なる第２導電型のトランジスタとを備える。 - 特許庁

To reduce short channel effect from occurring at a p-channel MOS transistor, even with a short gate length of the MOS transistor, for a complementary MOS transistor.例文帳に追加

相補型ＭＯＳトランジスタにおいて、ＭＯＳトランジスタのゲート長を短くしても、ｐチャネルＭＯＳトランジスタに短チャネル効果が発生し難くくする。 - 特許庁

To a set of complementary transistors each cascade connecting a P channel transistor 11 and an N channel transistor 12, the other set of complementary transistors 13 and 14 are parallel connected and changeover switches 15 and 16 perform ON control of the P channel transistor 13 or the N channel transistor 14 of each of the complementary transistors in the other set.例文帳に追加

Ｐチャンネル型トランジスタ１１とＮチャンネル型トランジスタ１２が縦続接続された一組の相補型トランジスタに対し、他の一組の相補型トランジスタ１３，１４を並列に接続し、切換スイッチ１５，１６により上記他の組の相補型トランジスタのＰチャンネル型トランジスタ１３又はＮチャンネル型トランジスタ１４をオン制御する。 - 特許庁

COMPLEMENTARY METAL OXIDE SEMICONDUCTOR THIN-FILM TRANSISTOR COMPRISING COMMON GATE, LOGIC DEVICE COMPRISING IT, AND METHOD OF MANUFACTURING TRANSISTOR例文帳に追加

共通ゲートを備える相補型金属酸化物半導体薄膜トランジスタ、それを備える論理素子及びそのトランジスタの製造方法 - 特許庁

When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.例文帳に追加

入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁

The cell forming a semiconductor integrated circuit includes the standard cell in the type for in-phase drive of the complementary transistor pairs.例文帳に追加

所望の回路を形成するためのセルに相補対を同相駆動するタイプのスタンダードセルを含む。 - 特許庁

A method for manufacturing complementary field-effect transistor structure includes a step of forming a laminated structure having first and second sides.例文帳に追加

製造方法は、第１および第２のサイドを有する積層構造を形成する工程を含む。 - 特許庁

The first transistor and the second transistor are complementary transistors and are operable so as to reduce the electrostatic discharge current flowing through the fuse.例文帳に追加

上記第１のトランジスタおよび第２のトランジスタは、相補的なトランジスタであり、上記ヒューズを流れる静電放電電流を低減するように作動する。 - 特許庁

To provide a method for manufacturing a tunnel field-effect transistor having a heterostructure nanowire and a complementary tunnel field-effect transistor having an accumulated nanowire.例文帳に追加

ヘテロ構造ナノワイアを有するトンネル電界効果トランジスタと集積されたナノワイアを有する相補型トンネル電界効果トランジスタの製造方法を提供する。 - 特許庁

By combining this n-channel type MOS transistor and a p-channel type MOS transistor having a compressive distortion in a channel region, a complementary high performance semiconductor device can be constituted.例文帳に追加

チャネル領域に圧縮歪を有するｐチャネル型ＭＯＳトランジスタと組み合わせることにより、相補型の高性能半導体装置を構成できる。 - 特許庁

To control the crystalline orientation of a thin-film transistor made from a polycrystal semiconductor film and realize high performance and high reliability of a CMOS (complementary metal oxide semiconductor) thin-film transistor.例文帳に追加

多結晶半導体膜で作製された薄膜トランジスタの結晶配向を制御して、ＣＭＯＳ薄膜トランジスタの高性能化、高信頼化を実現する。 - 特許庁

To reduce the power consumption of an input circuit for performing pull-up and pull-down of an input of a complementary transistor circuit.例文帳に追加

相補型トランジスタ回路の入力のプルアップ、プルダウンを行う入力回路の消費電力を減らす。 - 特許庁

To provide a method for manufacturing a complementary field-effect transistor structure having an oxide channel of a Mott material.例文帳に追加

モット材料酸化物チャネルを有する相補型電界効果トランジスタ構造の製造方法を提供する。 - 特許庁

In comparison of a gate insulating film 8 of an n-type transistor in a complementary transistor with a gate insulating film 9 of a p-type transistor, at least one of film thickness and composition is different.例文帳に追加

相補型のトランジスタのうちのｎ型トランジスタのゲート絶縁膜８とｐ型トランジスタのゲート絶縁膜９との対比において、膜厚および組成のうち少なくともいずれか一方が異なる。 - 特許庁

To provide a production method for semiconductor integrated circuit device for improving the breakdown voltage of transistors in the dielectric separated complementary bipolar transistor of an NPN transistor and a longitudinal PNP transistor.例文帳に追加

ＮＰＮトランジスタと縦型ＰＮＰトランジスタの誘電体分離型の相補型バイポーラトランジスタにおいて、トランジスタの高耐圧化を実現するための半導体集積回路装置の製造方法を提供する。 - 特許庁

In the display device 10, a non-complementary driving transistor 18 drives an OLED 16 on the basis of a luminance signal.例文帳に追加

表示装置１０において、非相補型の駆動トランジスタ１８は、輝度信号に基づいてＯＬＥＤ１６を駆動する。 - 特許庁

The memory cell has, further, a pair of access transistor coupling the memory cell selectively to a pair of complementary bit line.例文帳に追加

メモリセルは、さらに、１対の相補ビットラインにメモリセルを選択的に結合する１対のアクセス・トランジスタをさらに有する。 - 特許庁

In the case where the data bit to be applied to the bit line 20 matches the data value to be stored in the transistor 12, the data bit to the complementary bit line turns on the transistor 32 and grounds a match line 34.例文帳に追加

バイアス回路は、格納されているデータビットと同一の論理レベルを持ったデータビットがビット線へ印加される場合にマッチ（一致）信号を発生する。 - 特許庁

The level shift circuit is provided with a MOS transistor pair M11 and M12 to which complementary signals are inputted by an input inverter INV, and a MOS transistor pair M13 and M14 which are cross-connected.例文帳に追加

入力インバータＩＮＶによって相補信号が入力されたＭＯＳトランジスタペアＭ１１とＭ１２、クロス接続されたＭＯＳトランジスタペアＭ１３とＭ１４とを備える。 - 特許庁

To easily achieve a semiconductor device including complementary type MIS transistors having improved characteristics of a p-type MIS transistor and an n-type MIS transistor.例文帳に追加

ｐ型ＭＩＳトランジスタ及びｎ型ＭＩＳトランジスタの特性を向上した相補型ＭＩＳトランジスタを備えた半導体装置を容易に実現できるようにする。 - 特許庁

The logic 'o' of the first input/ output 13 is applied to the gate of the transistors 26, 28, turning off the transistor 26, and connecting the complementary bit line 30 to the gate of the transistor 32.例文帳に追加

カップリング回路が、ビット線か又は相補的ビット線の何れかを、格納装置内に格納されているデータビットの論理レベルに依存してバイアス回路へ結合させる。 - 特許庁

To provide a class D amplifier wherein a transistor pair of a complementary symmetry is driven by a drive signal with a proper bias and an overcurrent flowing in the transistor pair is detected.例文帳に追加

Ｄ級増幅器において、相補対称形のトランジスタペアを適切なバイアスの駆動信号で駆動すると共に、トランジスタペアに流入する過電流を検出する。 - 特許庁

The current mirror circuit 14 has a primary transistor 15 and a secondary transistor 16, and the complementary MOSFET 17 is connected in series with the main current path of the primary transistor 15 between the power supply voltage and the ground.例文帳に追加

カレントミラー回路１４は１次側トランジスタ１５および２次側トランジスタ１６を有し、電源電圧および接地間で相補型ＭＯＳＦＥＴ１７と１次側トランジスタ１５の主電流路とが直列に接続される。 - 特許庁

To provide a semiconductor integrated circuit device and a production method therefor for improving the voltage resistance of transistors in the dielectric separated complementary bipolar transistor of an NPN transistor and a longitudinal PNP transistor.例文帳に追加

ＮＰＮトランジスタと縦型ＰＮＰトランジスタの誘電体分離型の相補型バイポーラトランジスタにおいて、トランジスタの高耐圧化を実現するための半導体集積回路装置およびその製造方法を提供する。 - 特許庁

The semiconductor memory device includes complementary first and second bit lines, a unit memory cell including complementary first and second floating body transistor capacitorless memory cells respectively coupled to the complementary first and second bit lines, and a voltage sense amplifier which is coupled between the complementary first and second bit lines and amplifies a voltage differential between the complementary first and second bit lines.例文帳に追加

相補的な第１及び第２ビットライン、相補的な第１及び第２ビットラインにそれぞれ接続されている相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備する単位メモリセル、及び相補的な第１及び第２ビットライン間の電圧差を増幅する相補的な第１及び第２ビットライン間に接続されている電圧センス増幅器で構成されている。 - 特許庁

COMPLEMENTARY BIPOLAR TRANSISTOR HAVING HIGH EARLY VOLTAGE, EXCELLENT HIGH-FREQUENCY PERFORMANCE, AND HIGH BREAKDOWN VOLTAGE, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

高いアーリー電圧，高周波性能及び高降伏電圧特性を具備した相補型バイポーラトランジスター及びその製造方法 - 特許庁

A current sense amplifier for sensing and amplifying current difference between a data input/output line and a complementary data input/ output line comprises a sensing transistor, a load resistor, an additional resistor, and a switching transistor.例文帳に追加

データ入出力ライン及び相補データ入出力ラインの電流差を感知増幅する電流センスアンプは、センシングトランジスタ、ロード抵抗、付加抵抗及びスイッチングトランジスタを含む。 - 特許庁