「complementary transistor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To adjust a threshold value of a complementary transistor having a gate stack structure of a high dielectric constant gate insulating film and a metal gate electrode using a simple procedure.例文帳に追加

簡易な手順で、高誘電率ゲート絶縁膜とメタルゲート電極とのゲートスタック構造を有する相補型トランジスタの閾値を調整する。 - 特許庁

To achieve reduction in space and cost of a standard cell to obtain the circuit for in-phase drive of a plurality of complementary transistor pairs (CMOS pairs).例文帳に追加

複数の相補トランジスタ対（ＣＭＯＳ対）を同相駆動するような回路を実現するためのスタンダードセルのスペース削減、コスト低減を図る。 - 特許庁

The switching transistor responds to the sensing enable-signal, and causes current of the data input/output line and the complementary data input/ output line to flow to the ground.例文帳に追加

スイッチングトランジスタはセンシングイネーブル信号に応答してデータ入出力ラインと相補データ入出力ラインとの電流を接地に流す。 - 特許庁

An input circuit (first transistor pair) for receiving complementary input signals is connected to a latch circuit (second transistor pair) that converts a first amplitude of the input signals into a second amplitude greater than the first amplitude.例文帳に追加

相補の入力信号を受ける入力回路（第１トランジスタ対）は、入力信号の振幅を第１振幅より大きい第２振幅に変換するラッチ回路（第２トランジスタ対）に接続されている。 - 特許庁

A common back gate electrode 9 is formed beneath an n-type field effect transistor 1 and a p-type field effect transistor 2 constituting a complementary switch circuit through an insulation layer.例文帳に追加

相補型スイッチ回路を構成するｎ型の電界効果トランジスタ１とｐ型の電界効果トランジスタ２の下側に絶縁層を介して両トランジスタに共通のバックゲート電極９を形成する。 - 特許庁

A SRAM memory cell is constituted by complementary connection of an inverter INV1 constituted of a NMOS transistor NM1 and a PMOS transistor PM1 and an inverter INV2 constituted of a NMOS transistor NM2 and a PMOS transistor PM2, A gate of the NMOS transistor N2 and a gate of the NMOS transistor N2 are connected to storage nodes NA and NB respectively.例文帳に追加

ＮＭＯＳトランジスタＮＭ１とＰＭＯＳトランジスタＰＭ１により構成されるインバータＩＮＶ１と、ＮＭＯＳトランジスタＮＭ２とＰＭＯＳトランジスタＰＭ２により構成されるインバータＩＮＶ２との相補接続によって、ＳＲＡＭのメモリセルが構成され、記憶ノードＮＡおよびＮＢにそれぞれＮＭＯＳトランジスタＮ１のゲートとＮＭＯＳトランジスタＮ２のゲートを接続する。 - 特許庁

In a complementary amplifying circuit including a P-channel MOS transistor element and an N-channel MOS transistor element constituting an inverter and a DC bias voltage source imparting an operation point to the inverter, a variable impedance means is connected between an output terminal of the complementary amplifying circuit and the DC bias voltage source.例文帳に追加

インバータを構成するＰチャネルＭＯＳトランジスタ素子およびＮチャネルＭＯＳトランジスタ素子と、インバータに動作点を与える直流バイアス電圧源とを有する相補型増幅回路において、相補型増幅回路の出力端子と直流バイアス電圧源との間に可変インピーダンス手段を接続する。 - 特許庁

The output waveform of the output stage is controlled by switching in a complementary manner between the input timing of a set signal for controlling the first thin film transistor and the input timing of a reset signal for controlling a second thin film transistor.例文帳に追加

ここでの出力段の出力波形は、第１の薄膜トランジスタを制御するセット信号と第２の薄膜トランジスタを制御するリセット信号の入力タイミングによって相補的に切り替え制御される。 - 特許庁

The input signal is supplied to one transistor M1 of a push-pull amplifier circuit comprising complementary type transistors M1 and M2, and an output signal of the first level shift circuit 6 is supplied to the other transistor.例文帳に追加

相補型の各トランジスタＭ１，Ｍ２で構成されるプッシュプル増幅回路の一のトランジスタＭ１に上記入力信号を与えると共に他のトランジスタに前記第一のレベルシフト回路６の出力信号を与える。 - 特許庁

A driver circuit comprises a p-channel transistor and an n- channel transistor connected as a complementary pair of transistors to provide analog control of the driver current for a current driven element, preferably, an organic electroluminescent element(OEL element).例文帳に追加

電流駆動素子、好ましくは有機エレクトロルミネッセンス素子（ＯＥＬ素子）の駆動電流のアナログ制御を提供する、相補型のトランジスタのペアたるｐチャンネル型トランジスタ及びｎチャンネル型トランジスタを有する駆動回路。 - 特許庁

To provide a complementary MISFET capable of suppressing a leak current which is generated in a gate insulating film, and controlling a threshold voltage for each transistor while maintaining high transistor characteristics.例文帳に追加

ゲート絶縁膜に生じるリーク電流を抑制でき、高いトランジスタ特性を維持したまましきい値電圧の制御を個々のトランジスタごとに実行することができる相補型ＭＩＳＦＥＴを提供することである。 - 特許庁

To provide an electrooptical device which improves stability of the operation of a complementary circuit by optimizing the threshold voltage of an electric field effect type transistor constituting the complementary circuit corresponding to a driving voltage, and to provide electrooptical equipment equipped with the same.例文帳に追加

相補回路を構成する電界効果型トランジスタのしきい値電圧を駆動電圧に対応させて最適化することにより、相補回路の動作の安定性を向上した電気光学装置、およびそれを備えた電気光学装置を提供すること。 - 特許庁

In a method for manufacturing a semiconductor device having a CMOS transistor and a complementary LDMOS transistor mounted together on one semiconductor substrate, a photoresist used for gate electrode formation is used as a mask as it is, when p-type and n-type body layers of the LDMOS transistor are formed.例文帳に追加

同一半導体基板にＣＭＯＳトランジスタと相補型ＬＤＭＯＳトランジスタを混載した半導体装置の製造方法であって、ＬＤＭＯＳトランジスタのｐ型及びｎ型ボディ層を形成する際、ゲート電極形成に用いたフォトレジストをそのままマスクとして用いる。 - 特許庁

In a bit line precharge/equalizing circuit, a bit line precharge transistor P3 and bit line equalizing transistors N7, N8 are configured with complementary transistors of a P-type and an N-type.例文帳に追加

ビット線プリチャージ・イコライズ回路において、ビット線プリチャージトランジスタＰ３と、ビット線イコライズトランジスタＮ７及びＮ８とを、Ｐ型及びＮ型の相補なトランジスタで構成する。 - 特許庁

In the logic circuit domain, a third gate electrode film 40 and a first gate electrode film 37 are laminated to form a complementary MOS logic circuit including the surface channel domain in both n-type transistor and p-type transistor.例文帳に追加

論理回路領域において、第３のゲート電極膜４０と第１のゲート電極膜３７を積層し、Ｎ型トランジスタ及びＰ型トランジスタ共に表面チャネル領域を持つような相補型ＭＯＳ論理回路を構成する。 - 特許庁

To provide a gate insulating field effect transistor where a source/ drain junction area below a gate electrode is made to be shallow and the resistance of the area is made to be low, and to provide a fine complementary gate insulating field effect transistor whose current is large and whose high speed operation is realized.例文帳に追加

本願発明の第１の課題は、ゲート電極下のソース・ドレイン接合領域の浅接合化と当該領域の低抵抗化とを合わせて実現したゲート絶縁型電界効果型トランジスタを提供することである。 - 特許庁

Before this, when, for example, the voltage of the complementary signal Sin2 having a logic of an H level drops, a transistor P7 is turned on and a transistor N7 is turned off in a logic monitoring part 12, and a detection signal SVdet is changed from an L level to an H level.例文帳に追加

これに先立って、例えばＨレベルの論理を持つ相補信号Ｓｉｎ２ の電圧が低下すると、論理監視部１２においてトランジスタＰ７がオン、Ｎ７がオフに転じ、検出信号ＳＶｄｅｔがＬレベルからＨレベルになる。 - 特許庁

In the sensing transistor, its source is connected to each of the data input/output line and the complementary data input/output line, its gate and its drain are connected to mutually intersecting, and current difference between the data input/output line and the complementary data input/ output line is sensed and amplified.例文帳に追加

センシングトランジスタはデータ入出力ラインと相補データ入出力ラインとのそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、データ入出力ラインと相補データ入出力ラインとの電流差を感知増幅する。 - 特許庁

A third switch driving signal IN3 is input to the third transistor M3 to turn ON the third transistor M3 at a slightly earlier point in time than when complementary switch driving signals IN1 and IN2 are input to drive the first and second transistors M1 and M2.例文帳に追加

そして、第１及び第２のトランジスタＭ１，Ｍ２に相補のスイッチ駆動信号ＩＮ１，ＩＮ２を入力して駆動するよりも少し早いタイミングで、第３のトランジスタＭ３に第３のスイッチ駆動信号ＩＮ３を入力してオンさせる。 - 特許庁

A reception rectification unit 110 and a determination unit 150 on the controlled side which uses the communication method (1) are constituted with an MOS transistor of diode connection, a current mirror circuit, or a complementary type MOS transistor circuit, for no power consumption at standby in principle.例文帳に追加

通信方法（１）を用いる被制御側の受信整流部１１０及び判定部１５０を、ダイオード接続のＭＯＳトランジスタ、カレントミラー回路又は相補型ＭＯＳトランジスタ回路により構成し、原理上の待機時消費電力をゼロにする。 - 特許庁

A reception rectifying part 110 and a judgement part 150 on the controlled side using the communication method 1 comprise an MOS transistor of diode connection, a current mirror circuit, or complementary type MOS transistor circuit, and makes theoretical standby power consumption zero.例文帳に追加

通信方法（１）を用いる被制御側の受信整流部１１０及び判定部１５０を、ダイオード接続のＭＯＳトランジスタ、カレントミラー回路又は相補型ＭＯＳトランジスタ回路により構成し、原理上の待機時消費電力をゼロにする。 - 特許庁

In a representative complementary metal oxide semiconductor (CMOS) implementation, the gate of the N-channel output transistor in the final inverter stage may be driven below VSS in Sleep Mode while, alternatively, the corresponding P-channel transistor can be driven above VCC.例文帳に追加

代表的な相補金属酸化物半導体（ＣＭＯＳ）実現例では、最終インバータ段のＮチャネル出力トランジスタのゲートは、スリープモードではＶＳＳよりも下で駆動され得、これに代えて、対応のＰチャネルトランジスタはＶＣＣよりも上で駆動され得る。 - 特許庁

The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加

半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第１及び第２フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁

Further, by disposing a selection circuit and a non-selection circuit which is turned on by the use of complementary address signals, the formation of a decoder using the same type transistor is permitted too.例文帳に追加

また、相補的なアドレス信号によってオンする選択回路および非選択回路を設けることによって、同一型のトランジスタを用いてデコーダを形成することも可能になる。 - 特許庁

Thereby, even in such a case, P-channel type MOS transistor biased by the constant current to N-channel type MOS transistor of a complementary type source follower circuit 15 of an output stage can realize an equivalent circuit, matched with a configuration which is connected as a load element.例文帳に追加

これにより、上記のような場合でも、出力段の相補型ソースフォロア回路１５のＮチャネル型ＭＯＳトランジスタに、定電流バイアスされたＰチャネル型ＭＯＳトランジスタが負荷素子として接続される構成と同等の等価回路を実現することができる。 - 特許庁

A carbon nanotube CMOS (complementary metal-oxide semiconductor) 1 is composed of an N-type carbon nanotube FET (field-effect transistor) 2 (hereinafter called as an N-type CN-FET 2) and a P-type carbon nanotube FET 3 (hereinafter called as a P-type CN-FET 3).例文帳に追加

カーボンナノチューブＣＭＯＳ１は、Ｎ型カーボンナノチューブＦＥＴ２（以下、Ｎ型ＣＮ−ＦＥＴ２という）とＰ型カーボンナノチューブＦＥＴ３（以下、Ｐ型ＣＮ−ＦＥＴ３という）とから構成される。 - 特許庁

A bipolar transistor is used, which is more excellent in noise characteristics than CMOS, and this is complementary-connected, thereby obtaining the jitter reduction, higher frequency, lower voltage, steepness in waveform edge and high symmetry.例文帳に追加

ＣＭＯＳよりもノイズ特性に優れるバイポーラトランジスタを使い、これをコンプリメンタリ接続にすることで、低ジッタ、高周波化、低電圧化、波形のエッジの急峻さ、高い対象性を得ることができた。 - 特許庁

Current output from the combining point of the complementary transistor pair is output as a cancellation current I_Q against the leakage current I_R to a flow path of the earth of the leakage current I_R through a transformer 51.例文帳に追加

このコンプリメンタリトランジスタペアの合成点から出力された電流を漏洩電流Ｉ_Rに対する打消し電流Ｉ_Qとしてトランス５１を介して漏洩電流Ｉ_Rのアースの流路に出力する。 - 特許庁

The bidirectional unit shift register is equipped with: a transistor Q1 between a clock terminal CK and an output terminal OUT; a transistor Q2 for discharging the output terminal OUT; and transistors Q3, Q4 for respectively supplying first and second voltage signals Vn, Vr complementary to each other to a first node which is a gate node of the transistor Q1.例文帳に追加

双方向単位シフトレジスタは、クロック端子ＣＫと出力端子ＯＵＴとの間のトランジスタＱ１と、出力端子ＯＵＴを放電するトランジスタＱ２と、トランジスタＱ１のゲートノードである第１ノードに対し互いに相補な第１および第２電圧信号Ｖｎ、Ｖｒをそれぞれ供給するトランジスタＱ３，Ｑ４とを備える。 - 特許庁

A control circuit 3 includes a first control circuit 10 for complementary switching a transistor T1 on a main side and a transistor T2 on a synchronous side in a converter section 2 in response to a comparison result between a feedback voltage VFB according to an output voltage Vo and a first reference voltage Vr1.例文帳に追加

制御回路３は、出力電圧Ｖｏに応じた帰還電圧ＶＦＢと第１基準電圧Ｖｒ１との比較結果に応答して、コンバータ部２内のメイン側のトランジスタＴ１及び同期側のトランジスタＴ２を相補的にスイッチングさせる第１制御回路１０を備える。 - 特許庁

A complementary metal oxide semiconductor (CMOS) device has: a PMOS transistor provided with at least two first gate electrodes 120 having a first parameter; and an NMOS transistor provided with at least two second gate electrodes 120 having a second parameter that is different from the first parameter.例文帳に追加

相補型金属酸化膜半導体（ＣＭＯＳ）デバイスは、第１のパラメータを有する少なくとも２つの第１のゲート電極１２０を備えたＰＭＯＳトランジスタと、上記第１のパラメータとは異なる第２のパラメータを有する少なくとも２つの第２のゲート電極１２０を備えたＮＭＯＳトランジスタと、を有している。 - 特許庁

Each threshold value of the drive MOS transistor n23, p23 is cancelled by the action of the switching MOS transistor n23, p23 to set an operating point to a level at which no current flows to the drive MOS transistors n21, p21 thereby preventing a leak current (through-current) from flowing to the complementary circuit 21.例文帳に追加

そして、これらスイッチングＭＯＳトランジスタｎ２３，ｐ２３の作用によって駆動ＭＯＳトランジスタｎ２１，ｐ２１の各閾値をキャンセルし、当該駆動ＭＯＳトランジスタｎ２１，ｐ２１に電流が流れないところに動作点を設定して、相補性回路２１にリーク電流（貫通電流）が流れないようにする。 - 特許庁

Thus, even when the total sum of the off-leak current of an access transistor in the entire memory cells 201 and 202 belonging to the same column is as large as the on-current (drive current) of one drive transistor, the potential difference of a required size is secured between the complementary bit line pair BITO and NBITO at the time of the activation of a sense amplifier 250.例文帳に追加

これにより、同一コラムに属する全メモリセル２０１，２０２中のアクセストランジスタのオフリーク電流の総和が、１個のドライブトランジスタのオン電流（ドライブ電流）に匹敵するほど大きくても、センスアンプ２５０の起動時に相補ビット線対ＢＩＴ０，ＮＢＩＴ０の間に所要の大きさの電位差が確保される。 - 特許庁

A drive circuit for a display device includes an output circuit 10 comprising an NMOS transistor MN4 and a PMOS transistor MP4 which are of mutually-complementary types and connected in such a manner that an output stage performs a push-pull operation, an output terminal OUT, and a switch element SW provided between an output terminal P1 of the output stage and the output terminal OUT.例文帳に追加

出力段がプッシュプル動作するように接続される互いに相補型であるＮＭＯＳトランジスタＭＮ４、ＰＭＯＳトランジスタＭＰ４で構成される出力回路１０と、出力端子ＯＵＴと、出力段の出力端Ｐ１と出力端子ＯＵＴとの間に設けたスイッチ素子ＳＷと、を備える。 - 特許庁

To provide a semiconductor device in which a contact hole can be opened in a self-alignment manner and the problem of an electric leakage between an active region and a well can be solved in a CMOS (complementary metal oxide semiconductor) transistor device with a dual gate electrode.例文帳に追加

デュアルゲート電極を備えるＣＭＯＳトランジスタ装置において、自己整合的にコンタクトホールの開口を可能とし、活性領域とウェルとの間の電気的リークの問題を解消できるような、半導体装置を提供する。 - 特許庁

The operational amplifier 21 comprises a differential amplifier circuit 22 and a complementary push-pull output circuit 23, and a current supply circuit 30 is connected between a power line 24 and a collector of a transistor Q31 in the output circuit 23.例文帳に追加

オペアンプ２１は差動増幅回路２２と相補形プッシュプル出力回路２３から構成され、出力回路２３において電源線２４とトランジスタＱ３１のコレクタとの間に電流供給回路３０が接続されている。 - 特許庁

A semiconductor storage device has two magnetic tunnel junction elements MTJ1 (30A) and MTJ2 (30B) connected in series, which take complementary resistance when being applied by a writing current to both ends of a source and drain of a transistor (Tr).例文帳に追加

半導体記憶装置は、トランジスタ（Ｔｒ）のソース・ドレインの両側に、書き込み電流印加時に相補的な抵抗状態をとる２つの磁気トンネル接合素子ＭＴＪ１（３０Ａ）とＭＴＪ２（３０Ｂ）が直列に接続されている。 - 特許庁

In a resonant gate drive circuit of a voltage-controlled transistor that solves the problem, an inductor for resonance and a resistor are connected to a gate of the voltage-controlled transistor, a gate of a normally-on type voltage-controlled transistor, or a voltage control terminal of a pseudo normally-off element in series and two complementary switching elements that are connected in series are provided in the drive circuit.例文帳に追加

上記課題を解決する電圧制御型トランジスタの共振ゲート駆動回路は、前記型電圧制御型トランジスタのゲートあるいは前記ノーマリオン型電圧制御型トランジスタのゲートあるいは擬似ノーマリオフ素子の電圧制御端子に共振用インダクタと抵抗を直列に接続し、駆動回路には直列接続された相補的な２個のスイッチング素子を備えたことを特徴とするものである。 - 特許庁

The control device of the three-phase brushless motor includes: a three-phase bridge inverter circuit (15) which supplies a drive voltage to each phase of the three-phase brushless motor (37); and a complementary intermittent energization drive means (32) which applies a PWM signal smaller than 180° in conductive angle to a transistor of the inverter circuit (15), and drives the three-phase brushless motor by a complementary intermittent energization drive system.例文帳に追加

三相ブラシレスモータ（３７）の各相に駆動電圧を供給する三相ブリッジインバータ回路（１５）と、インバータ回路（１５）のトランジスタに１８０度未満の導通角のＰＷＭ信号を印加して、三相ブラシレスモータを相補間欠通電駆動方式により駆動する相補間欠通電駆動手段（３２）と、を備えることを特徴とする三相ブラシレスモータの制御装置。 - 特許庁

By installing a complementary transistor, a changeover switch and a capacitor at different positions, the input and output voltage values of the source follower can be exactly equalized, that is, the output voltage is made exactly equal with the input voltage.例文帳に追加

相補式トランジスタ、切り換えスイッチ及びコンデンサを異なる位置に設置することにより、ソースフォロワの入力と出力の電圧値を正確に同じとする目的を達成し、即ち、出力電圧が入力電圧と正確に同じとなるようにする。 - 特許庁

In this TTL strobe light control device, a control part 6 includes at least either a logarithm compression part 4 including a parasitic bipolar transistor 7 due to the production process of a complementary MOS integrated circuit formed on a common semiconductor substrate or an index extension part 5 including an MOS transistor 8 actuated in a sub threshold area.例文帳に追加

本発明のＴＴＬストロボ調光装置では、制御部６が、共通の半導体基板上に形成された相補型ＭＯＳ集積回路の製造プロセスに起因する寄生バイポーラトランジスタ７を含む対数圧縮部４と、サブスレッショルド領域で作動するＭＯＳトランジスタ８を含む指数伸長部５の少なくともいずれか一方を含むことを特徴とする。 - 特許庁

This driving circuit is provided with a semiconductor switching element having C-MOS (complementary metal-oxide semiconductor) structure which receives the feeding of power from a picture signal wiring and which samples the potential of a picture signal and capacitances provided among respective gate electrodes of the P-channel transistor and the N-channel transistor of the semiconductor switching element having the C-MOS structure and the picture signal wiring.例文帳に追加

画像信号配線からの給電を受け、画像信号の電位をサンプリングするＣ—ＭＯＳ構成の半導体スイッチング素子と、前記Ｃ−ＭＯＳ構成の半導体スイッチング素子のＰチャネルトランジスタおよびＮチャネルトランジスタのそれぞれのゲート電極と前記画像信号配線との間に設けられた容量とを備えたことを特徴とする駆動回路。 - 特許庁

Transistors Q9A, Q9B as a switching circuit alternately supply an output of an inverter using a gate node of the transistor Q1 as an input edge to gates of the transistors Q2A, Q2B, based on mutually complementary first and second control signals VFR, /VFR.例文帳に追加

切替回路としてのトランジスタＱ９Ａ，Ｑ９Ｂは、トランジスタＱ１のゲートノードを入力端とするインバータの出力を、互いに相補な第１および第２制御信号ＶＦＲ，／ＶＦＲに基づいて交互にトランジスタＱ２Ａ，Ｑ２Ｂのゲートへ供給する。 - 特許庁

To decrease the number of etching processes and to avoid the occurrence of etching damage when a suitable threshold voltage is actualized by adjusting an effective work function of a complementary transistor employing a high dielectric constant film with respect to a semiconductor device and a method of manufacturing the same.例文帳に追加

半導体装置及びその製造方法に関し、高誘電率膜を用いた相補型トランジスタの実効仕事関数を調整して適切なしきい値電圧を実現する際に、エッチング工程数を低減するとともに、エッチングダメージの発生を回避する。 - 特許庁

A resistor 62 for thermal runaway prevention connected between the emitters of complementary transistors 48 and 54 of the power amplifier is also used as a resistor for current detection and it is detected by a transistor 98 that the voltage drop on the resistor 62 becomes equal to or greater than a prescribed value.例文帳に追加

電力増幅器の相補型トランジスタ４８及び５４のエミッタ間に接続した熱暴走防止用抵抗器６２を電流検出用抵抗器として兼用し、トランジスタ９８により抵抗器６２の電圧降下が所定値以上になったことを検出する。 - 特許庁