1153万例文収録!

「diffusion capacitance」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > diffusion capacitanceの意味・解説 > diffusion capacitanceに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

diffusion capacitanceの部分一致の例文一覧と使い方

該当件数 : 64



例文

This semiconductor device is provided with a circuit 6 for phase compensation which uses an MOS capacitance of a structure, having an insulating film between a gate electrode formed on a semiconductor substrate and a diffusion layer, wherein the circuit for phase compensation consists of first and second MOS capacitances 14, 15.例文帳に追加

半導体基板上に形成されたゲート電極と拡散層間に絶縁膜を有する構造のMOS容量を用いた位相補償用回路6を備え、位相補償用回路は第1および第2のMOS容量14、15により構成される。 - 特許庁

Since the distance (d1) between the gate electrode 5 and the drain electrode, the distance (d2) between the gate electrode 5 and the drain wiring, and the distance between the gate electrode 5 and the drain diffusion region can be made larger than those in the conventional semiconductor device having the same size, the capacitance between them can be reduced.例文帳に追加

このようなゲート電極構造により、ゲート電極−ドレイン電極間距離(d1)、ゲート電極−ドレイン配線間距離(d2)、ゲート電極−ドレイン拡散領域間距離を同じサイズの従来のものより大きくすることができるのでそれらの間の容量が低減される。 - 特許庁

The layer 3 is formed of W, and the layer 5 comprises a high melting point film formed of HfC, one kind of a material of melting point higher than that of a silicon, and its film thickness is set at thermal diffusion or low which is decided by a thermal conductivity, a thermal capacitance and a waveform.例文帳に追加

発熱体層3は、Wにより形成され、酸化防止層5は、シリコンよりも高融点の材料の一種であるHfCにより形成された高融点膜からなり膜厚が熱伝導率と熱容量と上記波形とで決まる熱拡散長以下に設定されている。 - 特許庁

The pixel sensor cell including a column circuit, a design structure for fabricating the pixel sensor cell including the column circuit and a method for operating the pixel sensor cell including the column circuit are predicated upon the measurement of multiple reference data point and signal data point pairs from a floating diffusion at a variable capacitance.例文帳に追加

列(カラム)回路を含む画素センサ・セル、列回路を含む画素センサ・セルを製造するための設計構造体、及び列回路を含む画素センサ・セルを動作させるための方法は、可変キャパシタンスでの浮遊拡散部からの複数の参照データ・ポイントと信号データ・ポイントとのペアの測定に基づく。 - 特許庁

例文

A MOS type transistor for power supply connected to first aluminum (Vcc) 13 which is power supply wiring and first aluminum (Vss) 14 which is ground wiring is formed between polysilicon 11 and a diffusion region 12 and capacitance is formed between the power supply wiring and the ground wiring.例文帳に追加

ポリシリコン11と拡散領域12の間に、電源配線である第一アルミ(Vcc)13とグランド配線である第一アルミ(Vss)14とに接続されているMOS型の電源容量用トランジスタ22を形成して、電源配線とグランド配線間に容量を形成する。 - 特許庁


例文

By raising the gate bias voltage of the transmission transistor and the initial voltage of the floating diffusion node to be more than a supply voltage using the voltage coupling phenomenon of the coupled gate, the capacitance of the photodiode can be increased and the image lag phenomenon can be decreased.例文帳に追加

カップルドゲートの電圧カプッリング現象を用いて伝送トランジスタのゲートバイアス電圧及びフローティング拡散ノードの初期電圧を電源電圧以上に上昇させることでフォトダイオードの容量を増加させることができ、イメージラグ現象を減少させることができる。 - 特許庁

Then, an opening 71a for the N+ diffusion layer 62b and an opening 71b for the polycrystalline Si film 66b are simultaneously formed on an SiO2 film 68, and SiN films 72a and 72b that are the capacitance dielectric films of the MIS capacitor 88 and the MIM capacitor 89 are simultaneously formed on the openings 71a and 71b.例文帳に追加

そして、N^+ 拡散層62bに対する開口71aと多結晶Si膜66bに対する開口71bとをSiO_2 膜68に同時に形成し、MIS容量素子88及びMIM容量素子89の夫々の容量誘電膜であるSiN膜72a、72bを開口71a、71b上に同時に形成する。 - 特許庁

To prevent the composition deviation of a capacitance insulating film by suppressing the thermal diffusion of a metal element for composing the capacity insulating film into a lower electrode, when film-forming the capacity insulating film made of a ferroelectric or a high dielectric by using a method where temperature in film formation in an MOCVD method, or the like becomes approximately 300°C or higher.例文帳に追加

MOCVD法などの成膜時の温度が約300℃以上となる方法を用いて強誘電体又は高誘電体よりなる容量絶縁膜を成膜する際に、容量絶縁膜を構成する金属元素が下部電極中へ熱拡散することを抑制して、容量絶縁膜の組成ずれを防止する。 - 特許庁

To obtain a solid-state image sensing device which is enhanced in detection sensitivity by a method wherein a detection capacitance formed of a floating diffusion layer is decreased without varying an output electrode or a reset electrode in threshold value, and charge is trapped in a gate insulating film of ONO film when a device is charged while it is manufactured.例文帳に追加

製造中デバイスが帯電した場合、ゲート絶縁膜を構成するONO膜中に電荷がトラップされ、出力電極やリセット電極のしきい値の変動が生じることなく、浮遊拡散層からなる検出容量が低減し、検出感度が向上する固体撮像装置を提供する。 - 特許庁

例文

By forming a first layer metal film 3a to improve close contact with a substrate, a second metal film 3b to prevent diffusion, a third layer metal film of low resistance, and a fourth metal film 3d for protection, it is possible to achieve low-resistance and low-capacitance wiring and electrodes for external connection.例文帳に追加

基板との密着性を向上させる第1層金属膜3a、拡散を防止する第2金属膜3b、低抵抗の第3層金属膜3cおよび保護のための第4金属膜3dを形成することで、低抵抗かつ低静電容量の配線および外部接続用電極が達成できる。 - 特許庁

例文

For each pixel row, middle voltages Vmid0, Vmid1 and ON voltage Von are successively supplied in that order to a gate electrode of a transfer transistor as a transfer pulse TRG, and signal charges accumulated in the photoelectric conversion element 21 during an accumulation period of one unit are divided into three portions e.g. and transferred to the stray diffusion capacitance 26.例文帳に追加

画素行ごとに、中間電圧Vmid0,Vmid1およびオン電圧Vonをその順番で順次転送トランジスタのゲート電極に転送パルスTRGとして供給し、一単位の蓄積期間中に光電変換素子21に蓄積された信号電荷を例えば3分割転送にて浮遊拡散容量26へ転送する。 - 特許庁

The capacitive pressure sensor detects the variation of capacitance between a diaphragm 15 formed as a part of a semiconductor substrate 11 and an electrode film 17 formed on an insulating member 13 so as to be disposed opposite the diaphragm, and includes first and second diffusion wiring layers 21 and 23 separately provided on the semiconductor substrate.例文帳に追加

半導体基板11の一部分として形成されたダイアフラム15と、絶縁性部材13上にダイアフラムと対向して設けられた電極膜17との間の静電容量変化を検出する静電容量型圧力センサであって、半導体基板にそれぞれ離間して設けられた第1及び第2拡散配線層21及び23を具える。 - 特許庁

Contacts 12 can be formed in the interlayer insulating film 10, to connect a diffusion layer 7 with bit lines 32 as intersecting voids 11 by forming a sidewall insulating film 14 on the inner wall of the contacts 12, a short circuit between bit lines 32 through contacts 12 can be eliminated, and parasitic capacitance between word lines can be reduced as well.例文帳に追加

コンタクト12の内壁に側壁絶縁膜14を形成することにより、ボイド11と交差するようにして層間絶縁膜10に拡散層7とビット線32とを接続するためのコンタクト12を形成することを可能とし、ビット線32間のコンタクト12を通じての短絡を無くすと共に、ワード線間の寄生容量を減じることができる。 - 特許庁

例文

In a MOS type solid-state imaging device, a photodiode element 102 is formed in a particular shape such as H-shape, X-shape, and ring-shape optimized for obtaining a diffusion of electron-hole pairs in a substrate, rather than directly obtaining an electric charge by improving an aperture rate, and by reducing a capacitance, a high photoelectric conversion efficiency is realized.例文帳に追加

MOS型固体撮像素子において、フォトダイオード素子102が、開口率を向上させて電荷を直接得るよりもむしろ、基板中の電子正孔対の拡散を得るために最適化された、H字状、X字状,リング状など特殊な形状に形成されており容量を低減させることにより光電変換効率を向上させる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS