「diffusion capacitance」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a shared-pixel-type image sensor capable of controlling capacitance of a floating diffusion region.例文帳に追加

フローティング拡散領域のキャパシタンスを制御できる共有ピクセル型イメージセンサを提供する。 - 特許庁

To provide a semiconductor device that can be reduce the capacitance, such as the gate electrode-drain wiring capacitance, gate electrode-drain diffusion region capacitance, gate electrode-drain electrode capacitance, etc., and to provide a method of manufacturing the device.例文帳に追加

ゲート電極−ドレイン配線間容量、ゲート電極−ドレイン拡散領域間容量及びゲート電極−ドレイン電極間容量などの素子容量を低減することができる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor layout which keeps balance of capacity loads at paired wirings connected to a plurality of diffusion layers, respectively though parasitic capacitance with respect to wirings respectively connected to a plurality of diffusion layers varies when the plurality of diffusion layers are shared for saving of a semiconductor integrated circuit area.例文帳に追加

半導体集積回路の面積を節約するために、複数の拡散層を共有化すると、それらの拡散層に接続された配線に対する寄生容量が変化する。 - 特許庁

By interposing the P-type second embedded diffusion layer having a low impurity concentration in the bonding surface between the N-type embedded diffusion layer and the P-type diffusion layer and the bonding surface between the N-type embedded diffusion layer and the P-type embedded diffusion layer having the high impurity concentration, a C-EPI capacitance is reduced.例文帳に追加

Ｎ型埋込み拡散層とＰ型拡散層との接合面、およびＮ型埋込み拡散層と高不純物濃度のＰ型埋込み拡散層との接合面に低不純物濃度のＰ型第二埋込み拡散層を介在させることにより、Ｃ−ＥＰＩ容量が減少する。 - 特許庁

A capacitance element 400 constitutes a memory cell and a first diffusion layer 226 serving as a source and a drain is connected to the capacitance element 400 in a first transistor 200.例文帳に追加

容量素子４００はメモリセルを構成しており、第１トランジスタ２００は、ソース及びドレインとなる第１拡散層２２６が容量素子４００に接続している。 - 特許庁

To improve a conversion efficiency of a CMOS image pickup device by reducing a parasitic capacitance of a floating diffusion section.例文帳に追加

ＣＭＯＳ固体撮像装置において、フローティング・ディフージョン部の寄生容量を低減して変換効率の向上を図る。 - 特許庁

A hollow is formed between the light shield film 107 and floating diffusion layer 103b to suppress generation of floating capacitance.例文帳に追加

遮光膜１０７と浮遊拡散層１０３ｂとの間は中空になっており、浮遊容量の発生が抑えられる。 - 特許庁

When layout-arranging a compensation capacitance part of a semiconductor device having the internal power supply and the compensation capacitance part supplying power to the internal power supply, a rectangular region of a diffusion layer is arranged in a region configuring the compensation capacitance part.例文帳に追加

内部電源と、該内部電源に電源を供給する補償容量部を有する半導体装置の補償容量部のレイアウト配置の際に、補償容量部を構成する領域に拡散層の矩形領域を配置する。 - 特許庁

To provide a solid-state imaging element that is not required to connect capacitance to a power source voltage while reducing an afterimage by increasing a potential of floating diffusion using the capacitance.例文帳に追加

容量を利用してフローティングディフュージョンのポテンシャルを持ち上げて残像を低減しつつ、前記容量を電源電圧に対して接続しなくてすむ固体撮像素子を提供する。 - 特許庁

A gate electrode terminal of the first MOS capacitance is equivalently connected to a diffusion layer side terminal (terminal opposite to the gate electrode terminal) of the second MOS capacitance, and a potential difference generating element 16 for generating potential difference, based on the current flowing, is connected between the diffusion layer side terminal of the first MOS capacitance and the gate electrode terminal of the second MOS capacitance.例文帳に追加

第１のＭＯＳ容量のゲート電極端子と、第２のＭＯＳ容量の拡散層側端子（ゲート電極端子とは反対の端子）が等価的に接続され、第１のＭＯＳ容量の拡散層側端子と第２のＭＯＳ容量のゲート電極端子の間に、電流が流れることにより電位差を発生する電位差発生素子１６が接続される。 - 特許庁

Furthermore, the SiO2 films are formed thick in this region, by which a capacitance of a floating diffusion layer, a capacity of an output electrode, and a parasitic capacitance of a reset electrode are lessened.例文帳に追加

さらにこの部分のＳｉＯ_２膜を厚くすることで、浮遊拡散層からなる容量と出力電極、または浮遊拡散層からなる容量とリセット電極の寄生容量を低減する。 - 特許庁

When end dummy patterns are disposed at both ends of the p^+ diffusion regions 2 and 3 or at a periphery, unbalance of capacitance due to dislocation is prevented.例文帳に追加

ｐ^+ 拡散領域２，３の両端または周囲にエンドダミーパターンを設けると，位置ずれによるキャパシティのアンバランスが防止される。 - 特許庁

The semiconductor memory device is provided with an active element 2, a storage capacitance part connected to the active element 2 and having a high ferroelectric film 9, and an insulating film formed as a diffusion barrier for suppressing the diffusion of hydrogen into the storage capacitance part.例文帳に追加

能動素子２と、能動素子２に接続される高強誘電体膜９を有する蓄積容量部と、前記蓄積容量部への水素の拡散を抑制するための拡散バリア層として設けられた絶縁膜とを具備することを特徴とする半導体記憶装置。 - 特許庁

A high voltage is applied to the diffusion layer 70 which has capacitance coupling with the floating gate 40, so that electrons are injected into the floating gate 40.例文帳に追加

フローティングゲート４０と容量カップリングした拡散層７０に高電圧を印加することによりフローティングゲート４０に電子が注入される。 - 特許庁

Decoupling capacitance is formed between the second well 3 and the high-concentration diffusion layer region 11 and between the second well 3 and the substrates 1 and 10.例文帳に追加

第２ウェル３と高濃度拡散領域１１との間、及び、第２ウェル３と基板１、１０との間でデカップリング容量が形成される。 - 特許庁

The diffusion capacitance is thereby reduced compared to a tub having a uniform tub depth, so that a high saturation current is produced at low voltages.例文帳に追加

拡散容量はそれにより、一様な深さを持つタブと比較して減少し、その結果、低電圧において高い飽和電流が生み出される。 - 特許庁

To provide a transistor whose bonding capacitance and junction leakage are prevented by preventing a dopant diffusion from a dopant channel layer towards lower directions.例文帳に追加

不純物チャネル層から下方向への不純物拡散を防止することにより、接合容量や接合リークを抑えたトランジスタを提供する。 - 特許庁

At this point, capacitance is formed between the well and the diffusion layer, whose conductivity is opposite type to that of the well, so that current is restrained from changing sharply.例文帳に追加

このとき、ウェルとそのウェルと反対の導電型の拡散層との間に容量を有することになるので、電流の急激な変化を抑制する。 - 特許庁

The capacitance for reducing afterimage 17 is formed between the floating diffusion 16 and the gate 37 of the selected transistor 11 of the own pixel 4.例文帳に追加

残像低減用容量１７は、自画素４１のフローティングディフュージョン１６と自画素４の選択トランジスタ１１のゲート３７との間に形成された容量である。 - 特許庁

To provide a semiconductor device which reduces a capacitance related to a gate electrode and source/drain regions provided with stacked diffusion layers, and to provide its manufacturing method.例文帳に追加

ゲート電極と、積み上げ拡散層を有するソース、ドレイン領域とに纏わる容量を低減した半導体装置及びその製造方法を提供する。 - 特許庁

To prevent increase in capacitance resulted from high permittivity of a plasma silicon nitride film used for preventing a diffusion of Cu on the interconnection in the lower layer Cu.例文帳に追加

下層Ｃｕの配線上にＣｕの拡散防止のために用いているプラズマシリコン窒化膜の高誘電率に起因する配線容量の増加を防止する。 - 特許庁

Thus, a pn junction between the n well 1 and the p^+ diffusion region 2 and that between the n well 1 and the p^+ diffusion region 3 operate as the pn varactor whose capacitance changes by the control voltage VT.例文帳に追加

これにより，ｎウェル１とｐ^+ 拡散領域２との間のｐｎ接合と，ｎウェル１とｐ^+ 拡散領域３との間のｐｎ接合とがともに，制御電圧ＶＴによりキャパシティが変化するｐｎバラクタとして動作する。 - 特許庁

To provide a laminated ceramic capacitor capable of securing capacitance stably and preventing cracks caused by the diffusion of an electrode substance, and to provide a method of manufacturing the laminated ceramic capacitor.例文帳に追加

安定して静電容量を確保するとともに電極物質の拡散によるクラックを防止することのできる積層セラミックキャパシタ及びその製造方法を提供する。 - 特許庁

To transfer signal charges photoelectrically converted by a photoelectric conversion element to a stray diffusion capacitance, in such a manner that the signal charges is divided into a plurality of portions by an optional charge amount.例文帳に追加

光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する際に、任意の電荷量で複数に分割して転送できるようにする。 - 特許庁

In this way, a resonance circuit is formed with parasitic capacitance, which is provided between the P-type substrate 1, the p^+ diffusion region 3 and the shunt circuit 4, and an inductance of the shunt circuit 4.例文帳に追加

そして、Ｐ型基板１及びｐ^＋拡散領域３とシャント配線４との間の寄生容量と、シャント配線４のインダクタンスとにより、共振回路を形成する。 - 特許庁

A detection capacitance formed of a floating diffusion layer is decreased, so that the signal charge detection part of the charge transfer device is improved in charge-voltage conversion efficiency and detection sensitivity.例文帳に追加

浮遊拡散層からなる検出容量が低減されるので、電荷転送装置の信号電荷検出部の電荷電圧変換効率、検出感度が向上する。 - 特許庁

The electrode 31 is formed as a diffusing-source film for emitter diffusion, and the electrode 34 becomes part of the upper electrode of a capacitance element and works to protect the dielectric thin film 27.例文帳に追加

電極３１はエミッタ拡散用の拡散源膜であり、電極３４は容量素子の上部電極の一部となり、誘電体薄膜２７を保護する役割を持つ。 - 特許庁

To suppress the short channel effect in forming pocket regions on a semiconductor substrate without increasing the junction capacitance between a source-drain diffusion region and the semiconductor substrate.例文帳に追加

半導体基板にポケット領域を形成する場合に、ソース・ドレイン用拡散領域と半導体基板間の接合容量を増大させることなく、短チャネル効果を抑制する。 - 特許庁

To provide a field-effect transistor which reduces a parasitic capacitance generated between an umbrella part of a gate electrode of T-type structure and a diffusion layer, and to provide a method of manufacturing the field-effect transistor.例文帳に追加

Ｔ型構造のゲート電極の傘部と拡散層の間に生じる寄生容量を低減した電界効果トランジスタ及びその電界効果トランジスタの製造方法を提供する。 - 特許庁

To provide a semiconductor device, which can be lessened in chip size and enhanced in operation speed by lessening a diffusion layer in junction capacitance, and a manufacturing method thereof.例文帳に追加

チップサイズを縮小でき且つ拡散層の接合容量を低減して動作速度の高速化が図れる半導体装置及びその製造方法を提供することを目的としている。 - 特許庁

To provide a solid-state imaging apparatus for both range finding and imaging purposes the sensitivity and the saturated electric charge amount of which are improved by decreasing the capacitance of a floating diffusion part and increasing the area of a photoelectric conversion part.例文帳に追加

測距・撮像兼用の固体撮像装置において、浮遊拡散部の容量の減少、および光電変換部の面積の増加によって感度および飽和電荷量を向上させる。 - 特許庁

A predetermined timing pulse ϕOG is supplied to a horizontal output gate part 6, the potential of a floating diffusion area 7 is supplied deep via a coupling capacitance, and a range of signal charge processing is expanded large.例文帳に追加

水平出力ゲート部６に所定のタイミングのパルスφOGを与え、カップリング容量を介してフローティングディフュージョン領域７の電位を深くし、信号電荷取り扱い範囲を大幅に拡大させる。 - 特許庁

To provide the unit pixel of a CMOS image sensor in which the occurrence of a defective pixel and generation of a leakage current due to a power supply voltage can be suppressed by reducing the capacitor capacitance of a floating diffusion node.例文帳に追加

フローティング拡散ノードのキャパシタ容量を減少させ、画素不良の発生及び電源電圧によるリーク電流を抑制可能なＣＭＯＳイメージセンサの単位画素を提供すること。 - 特許庁

To obtain a semiconductor device excellent in its high-frequency characteristic wherein an emitter diffusion is so performed by a groove formed in its base region as to reduce further its base resistance and reduce a capacitance between its base and its emitter too.例文帳に追加

ベース領域に形成した溝によりエミッタ拡散を行い、よりベース取り出し抵抗を低減し、ベース−エミッタ間容量も低減する高周波特性に優れた半導体装置を得る。 - 特許庁

To provide a semiconductor device having a gate structure that can reduce the parasitic capacitance between a gate electrode and a source/drain diffusion region (including its wiring) and can make a transistor element to operate at a high speed, and to provide a method of manufacturing the device.例文帳に追加

ゲート電極とソース／ドレイン拡散領域（及びその配線を含む）との間の寄生容量を低減でき高速動作が可能となるゲート構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

To make a high speed operation possible with small power consumption by reducing the junction capacitance of a diffusion layer region and a shallow well region, related to a DTMOS wherein lengthening of a gate depletion layer is suppressed and driving current is increased.例文帳に追加

ゲート空乏層の伸びを抑制して駆動電流を大きくしたＤＴＭＯＳにおいて、拡散層領域と浅いウエル領域の接合容量を低減し、より低消費電力で、高速動作を可能にする。 - 特許庁

A load capacity due to a diffusion layer capacitance of MNa2 and MNa3 is applied to DBL1 and DBL2 and accordingly a delay time from a decode start signal TDEC to a dummy bit line signal SDBL is set.例文帳に追加

ＤＢＬ１，ＤＢＬ２には、ＭＮａ２，ＭＮａ３の拡散層容量に伴う負荷容量が付加され、これに応じてデコード起動信号ＴＤＥＣからダミービット線信号ＳＤＢＬまでの遅延時間が設定される。 - 特許庁

A capacitance switch device is provided with a design plate 1 with transmission patterns 3A to 3C prepared, sensor electrodes 11 to 13, a sensor electrode 19 surrounding them 11 to 13, diffusion plates 2A to 2C, LEDs 51 to 53 and a circuit portion 20.例文帳に追加

静電容量式スイッチ装置は、透過パターン３Ａ〜３Ｃが設けられた意匠板１と、センサ電極１１〜１３と、これらを囲むセンサ電極１９と、拡散板２Ａ〜２ＣおよびＬＥＤ５１〜５３と、回路部２０とを備える。 - 特許庁

To provide a glass ceramic wiring board with built-in capacitor capable of suppressing the counter diffusion of a dielectric layer and a glass ceramic laminate, of preventing the lowering of the capacitance of a capacitor formed within the glass ceramic wiring board, and of restraining its dispersion.例文帳に追加

誘電体層とガラスセラミック積層体との相互拡散を抑制し、ガラスセラミック配線基板内に形成したコンデンサの容量の低下を防ぎ、またそのバラツキを抑制するコンデンサ内蔵ガラスセラミック配線基板を提供すること。 - 特許庁

To provide a laminated ceramic electronic component with high reliability provided with desired characteristics and its manufacturing method, by inhibiting the occurrence of the variations in capacitance due to the diffusion of internal electrode materials, a reduction in insulation resistance, the variations in temperature characteristic, etc.例文帳に追加

内部電極材料の拡散による容量のばらつきや絶縁抵抗の低下、温度特性の変動などの発生を抑制して、所望の特性を備えた信頼性の高い積層セラミック電子部品及びその製造方法を提供する。 - 特許庁

To provide the manufacturing method of an electric double layer capacitor electrode capable of reinforcing the molding of an electrode, preventing the generation of cracks, lowering the diffusion resistance of ions, increasing capacitance at a high current density, and manufacturing a large-sized electrode.例文帳に追加

電極の成形体を補強しクラック、われの発生を防止し、イオンの拡散披抗を下げ、高電流密度における静電容量を増加させ、大型の電極の作製が可能となる電気二重層コンデンサ電極の製造方法を提供する。 - 特許庁

To restrain deterioration in reliability of a capacitor insulating film, which is caused by decrease in trench capacitance and electric field concentration, suppress diffusion of dopant of a charge storage electrode, prevent decrease of dopant concentration, and restrain increase in resistance of the charge storage electrode.例文帳に追加

トレンチキャパシタンスの低下、電界集中によるキャパシタ絶縁膜の信頼性の劣化を抑止でき、電荷蓄積電極のドーパントの拡散を抑制し、ドーパント濃度の低下を防止し、電荷蓄積電極の抵抗の上昇を抑制する。 - 特許庁

To provide a method of increasing a capacitance of an electrode constituting an electric double layer capacitor in which a simple device can be used under atmospheric pressure, and ion diffusion resistance is not affected when the electrode constituting the electric double layer capacitor is assembled as a capacitor cell.例文帳に追加

電気二重層キャパシタを構成する電極の静電容量を増加する方法として、大気圧下で簡便な装置を用いて行うことができ、キャパシタセルとした時にイオンの拡散抵抗に影響を及ぼさない方法を提供する。 - 特許庁

The plasma silicon nitride film used for a Cu diffusion protection film left as a part of the interlayer films 1, 4 between the upper and lower interconnections 2, 5 when the plasma silicon nitride film is deposited on the Cu film which is formed as the interconnection part 2 of the semiconductor device prevent an increase in interconnection capacitance caused by high permittivity of the plasma silicon nitride film to realize decrease in the wiring capacitance.例文帳に追加

これにより、半導体装置の配線部２として形成されるＣｕ膜の上にプラズマシリコン窒化膜を堆積する場合、Ｃｕの拡散防止膜として用いられるプラズマシリコン窒化膜が上下配線２，５間の層間膜１，４の一部に残ることで、プラズマシリコン窒化膜の高誘電率に起因する配線容量の増加を防止し、配線容量の低減を達成することができる。 - 特許庁

A delay determined by a time constant depending on an output resistance and a diffusion layer capacitance of a MOS transistor(TR) single body connected to each input terminal and being a component of the multi-input logic gate circuit is used for a minimum unit of the variable delay time.例文帳に追加

多入力論理ゲート回路を構成するＭＯＳトランジスタであって、各入力端子に接続されるＭＯＳトランジスタ単体の拡散層容量と出力抵抗で決まる時定数による遅延を、可変遅延時間の最小単位として用いる。 - 特許庁