「input/output controllers」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide control system and method for performing communication between one or two or more controllers and an input/output device, in particular, to easily access data of a controller from a general-purpose input/output device.例文帳に追加

一又は二以上の制御装置と入出力装置間で通信を行う制御システム及び方法に関するもので、特に、汎用的な入出力装置から容易に制御装置のデータをアクセス可能とする。 - 特許庁

A communication circuit 206 in the input-output controllers 201-1 receives, through the network 301, an input-output instruction from the CPU/memory-equipped devices 101-1 that has been allocated to own device previously, and transmits the answer therefor through the network 301.例文帳に追加

入出力制御装置201-1 の通信回路206 は、自装置に事前に割り当てられたＣＰＵ・メモリ搭載装置101-1 からの入出力命令をネットワーク301 経由で受信し、その応答をネットワーク301 経由で送信する。 - 特許庁

To achieve direct commonalization of a firmware program between substantially same input/output controllers and to carry out online update of the firmware program of its own to that of another input/output controller by a request from itself.例文帳に追加

実質的に同一の入出力制御装置間での直接的なファームウェアプログラムの共通化を実現すると共に、自身からの要求によって自身のファームウェアプログラムを他方の入出力制御装置のファームウェアプログラムにオンライン状態で更新する。 - 特許庁

To provide a storage controller and its control method, capable of validly and easily preventing the deterioration of data input/output processing performance due to the deviation of a load between controllers.例文帳に追加

コントローラ間の負荷の偏り等に起因するデータ入出力処理性能の劣化を有効かつ簡易に防止し得る記憶制御装置及びその制御方法を提案する。 - 特許庁

Plural open collector input/output ports are provided for switching these instructions, and directly connected between plural controllers and exchange control signals.例文帳に追加

複数のオープンコレクタ入出力ポートが、それらの命令切り替えを行なうために備えられ、複数の制御装置の間で直接に接続され、制御信号のやり取りを行なう。 - 特許庁

To provide a clock compensation circuit for a synchronous bus allowing mounting of a clock signal, data and an address signal by the same wiring specifications by IO controllers, without requiring mounting of the clock signal between the respective IO controllers by equal-length wiring specifications even if the number of the input/output (IO) controllers connected to an IO bus increases.例文帳に追加

ＩＯバスに接続する入出力（ＩＯ）制御装置が増加しても、各ＩＯ制御装置間のクロック信号の等長配線仕様で実装する必要はなく、クロック信号とデータおよびアドレス信号を各ＩＯ制御装置別に同一配線仕様で実装し得る同期バスのクロック補整回路を提供する。 - 特許庁

To provide extension input/output devices for a crime prevention system, which transmit/receive input/output information by communication with crime prevention terminals, controllers, or the like of the crime prevention system and the small number of which are installed to easily set input/output of signals required for the crime prevention system.例文帳に追加

防犯システムの防犯端末機器または制御機器等と通信により入出力情報を送受信する防犯システム用増設入出力装置を、少ない設置台数で防犯システムに必要な信号の入出力の設定を容易に行うことができる防犯システム用増設入出力装置を提供することを目的とする。 - 特許庁

An input/output control system includes: first and second programmable controllers 3 and 4 with input parts 17a, 18a and output parts 17b, 18b; and first and second radios 1, 2.例文帳に追加

入出力制御システムは、入力部１７ａ，１８ａ及び出力部１７ｂ，１８ｂを具備する第１及び第２のプログラマブルコントローラ３，４と、第１及び第２の無線機１，２とを備える。 - 特許庁

This device is provided with plural disk array controllers 2 for controlling the recording and reproducing operation of data to a plurality of disk drives 8 corresponding to a command from a host device and controlling the input/output of reproduced data to the prescribed cache memory and each of these disk array controllers 2 is provided with one cache memory 4, which can be shared by each of relevant disk array controllers 2.例文帳に追加

上位装置からの指令により複数のディスクドライブ８に対するデータの記録再生動作を制御すると共に所定のキャッシュメモリに対する再生データの入出力を制御する複数のディスクアレイコントローラ２を備え、この各ディスクアレイコントローラ２に、当該各ディスクアレイコントローラ２が共用可能な一つのキャッシュメモリ４を併設することとした。 - 特許庁

When DMA transfer becomes necessary, a CPU 1 sets information needed for the DMA transfer in peripheral input/output controllers 4 to 6 as objects of the DMA transfer and DMA control circuits 11, 12.例文帳に追加

ＤＭＡ転送が必要となった場合、ＣＰＵ１はＤＭＡ転送の対象となる周辺入出力制御装置４〜６及びＤＭＡ制御回路１１，１２にＤＭＡ転送に必要な情報の設定を行う。 - 特許庁

This storage system 100 has: a host system 1008 requiring data input/output to the actual device 1055; and the plurality of storage controllers 1019, 1032 each having at least one virtual device 1030, 1042.例文帳に追加

ストレージシステム（１００）は、実デバイス（１０５５）へのデータ入出力を要求するホストシステム（１００８）と、それぞれが少なくとも一つ以上の仮想デバイス（１０３０，１０４２）を有する複数の記憶制御装置（１０１９，１０３２）と、を備える。 - 特許庁

The common circuit 10 has a connection circuit 14 which is connected to input/output terminals Tx, Rx of the CAN controllers 22, 22, receives the signal from the output terminals Tx, Tx, outputs the signals commonly to the CAN transceiver 15, receives the signal from the CAN transceiver 15, and outputs the signal to the input terminals Rx, Rx of the CAN controllers 22, 22.例文帳に追加

共有回路１０には、ＣＡＮコントローラ２２，２２の入出力端子Ｔｘ，Ｒｘと接続し、夫々の出力端子Ｔｘ，Ｔｘからの信号を入力し、共通してＣＡＮトランシーバ１５へ出力すると共に、ＣＡＮトランシーバ１５からの信号を入力して、ＣＡＮコントローラ２２，２２の入力端子Ｒｘ，Ｒｘへ出力する接続回路１４を備える。 - 特許庁

As the important transmission route of information between a process and the controller, process input/output relay circuits 2-9 and 2-10 are selectively used between the active and reserve controllers 2-2 and 2-3 but a sure exclusive mechanism is provided not to use both the circuits at all.例文帳に追加

プロセスと制御装置間の重要な情報伝達ルートである、プロセス入出力中継回路2-9、2-10を現用・待機用の制御装置2-2、2-3間で二者択一的に使用するが、決して重複使用することのないよう、確実なる排他機構が設けられる。 - 特許庁

CAN controllers C1 to C5 control to display the list of input/ output equipment to be diagnostic objects as information on a checker mode on a screen of a liquid crystal panel in a liquid crystal display device by manually operating each switch provided on the liquid crystal display device.例文帳に追加

ＣＡＮコントローラＣ１〜Ｃ５は、液晶表示装置に設けた各スイッチを手動操作することにより、前記液晶表示装置における液晶パネルの画面に、チェッカーモードの情報として、診断対象の入出力機器の一覧を表示するように制御する。 - 特許庁

The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.例文帳に追加

非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁

The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.例文帳に追加

また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁

In this clock compensation circuit for the synchronous bus in an information processor having a bus arbiter device 20 connected to the plurality of IO controllers 30, 40, the bus arbiter device 20 has a delay calculation circuit 110 calculating a delay value for compensating a clock, and delay addition circuits 150, 160 adding a delay to the clock distributed to each the input/output controller on the basis of the calculated delay value.例文帳に追加

複数のＩＯ制御装置３０、４０に接続されるバスアービタ装置２０を備えた情報処理装置における同期バスのクロック補整回路において、バスアービタ装置２０が、クロックを補整するためのディレイ値を算出するディレイ算出回路１１０と、算出したディレイ値に基づいて各入出力制御装置に分配するクロックにディレイを付加するディレイ付加回路１５０、１６０とを備える。 - 特許庁