「interface circuit」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A peripheral device interface control circuit having the same circuit structure can be used even though bus specifications requested by a CPU 102 are changed.例文帳に追加

ＣＰＵ１０２が要求するバス仕様が変化しても、同じ回路構造を有する周辺装置インタフェース制御回路を使用できる。 - 特許庁

To provide a clock control circuit and an interface circuit capable of reducing power consumption more than that realized by a normal standby function.例文帳に追加

通常のスタンバイ機能で実現できる以上の低消費電力化を図れるクロック制御回路およびインタフェース回路を提供する。 - 特許庁

To provide a high-speed serial interface circuit capable of preventing unstable operation in clock non-transfer, and to provide an electronic apparatus that includes the circuit.例文帳に追加

クロック非転送時の不安定な動作を防止できる高速シリアルインターフェース回路及びこれを含む電子機器を提供すること。 - 特許庁

A liquid crystal drive controller (10) has a host interface circuit (20), a driving circuit (21), and an output port (22) on one semiconductor substrate.例文帳に追加

液晶駆動制御装置（１０）は、ホストインタフェース回路（２０）、駆動回路（２１）及び出力ポート（２２）を１個半導体基板に有する。 - 特許庁

To provide an enhanced overload and short-circuit protecting circuit of a slave for an interface (AS-i) for an input/output apparatus including an actuator, a sensor and a load.例文帳に追加

アクチュエータ，センサおよび負荷を含む入出力機器のインタフェース（ＡＳ−ｉ）用スレーブの過負荷・短絡保護回路の改良。 - 特許庁

A first integrated circuit chip 10 has a USB interface circuit 11, a compression decoder 12, a CPU 13, and a mask ROM 14.例文帳に追加

第１の集積回路チップ１０は、ＵＳＢインターフェース回路１１、圧縮デコーダ１２、ＣＰＵ１３、マスクＲＯＭ１４を持っている。 - 特許庁

To easily change a power supply voltage of an interface circuit in accordance with a power supply voltage of a mother board when the mother board is changed without changing the pull-up connection of the interface circuit.例文帳に追加

インターフェイス回路のプルアップ接続を変更することなく、マザーボードを変更した場合、その電源電圧に応じてインターフェイス回路の電源電圧の変更を容易に行うことを目的とする。 - 特許庁

This serial type interface circuit is provided with gates (90, 92) stopping only clock operation of clocks of digital portions (64, 66) as keeping clock sources (626, 56) operating in addition to current interruption of an analog portion (62) of the interface circuit (52).例文帳に追加

インターフェイス回路（５２）のアナログ部分（６２）の電流ダウンのみならず、デジタル部分（６４、６６）のクロックを、クロック源（６２６、５６）は動作させたまま、クロック動作のみ停止させるゲート（９０、９２）を設けた。 - 特許庁

Power is fed from the outside to the analog circuit part 2, the digital circuit part 4, and the interface circuit part 6 respectively independently, and each of them is provided in an independent well region.例文帳に追加

アナログ回路部２とデジタル回路部４とインターフェイス回路部６にはそれぞれ独立して外部から電源が与えられ、それぞれは独立したウェル領域内に設けられる。 - 特許庁

To provide a differential amplifier circuit for reducing a variation in a duty factor of an output signal, a high-speed serial interface circuit, an integrated circuit device and an electronic apparatus.例文帳に追加

出力信号のデューティ比のばらつきを低減できる差動増幅回路、高速シリアルインターフェース回路、集積回路装置及び電子機器を提供すること。 - 特許庁

To provide an interface circuit which outputs a signal in synchronization with a clock signal of a reception circuit regardless of a state of the clock signal of a transmission circuit after a data output.例文帳に追加

データ出力後の送信回路のクロック信号の状態に関わらず、受信回路のクロック信号に同期して信号を出力するインターフェイス回路を提供する。 - 特許庁

Thus, the need for an interface circuit etc., between the external circuit and scanning signal line driving circuit GD is eliminated to reduce the cost and power consumption.例文帳に追加

こうして、上記外部回路と該走査信号線駆動回路ＧＤとの間にインタフェイス回路等を不要とし、低コスト化および低消費電力化を図ることができる。 - 特許庁

Moreover, a transmitting circuit 17 and a receiving circuit 18 communicates with an external circuit by an interface connector 20, while performing radio communication by using the oscillation signal of the VCO 3.例文帳に追加

また、送信回路１７と受信回路１８は、ＶＣＯ３の発振信号を用いて無線通信を行いつつ、インターフェイスコネクタ２０によって外部の回路と通信する。 - 特許庁

Each of the circuit blocks CB1 to CBN includes a high-speed interface circuit block HB for transferring data via a serial bus using a differential signal and the circuit block other than the HB.例文帳に追加

回路ブロックＣＢ１〜ＣＢＮは、差動信号を用いたシリアルバスを介してデータ転送を行う高速インターフェース回路ブロックＨＢと、ＨＢ以外の回路ブロックとを含む。 - 特許庁

An emulation interface part transmits/receives data with the emulation logic circuit at the operation speed of the emulation logic circuit as a substitute for the device on the target circuit.例文帳に追加

また、エミュレーションインタフェース部は、上記ターゲット回路上のデバイスに代えて、上記エミュレーション論理回路の動作速度で該エミュレーション論理回路との間でデータを送受信する。 - 特許庁

In receiving operation, the serial input/output circuit 6 transfers serial data for one byte through the serial input/output interface circuit 5 to a data control circuit 43.例文帳に追加

シリアル入出力回路６は受信動作において、１バイト分のシリアルデータをシリアル入出力インタフェース回路５を介してデータ制御回路４３に転送する。 - 特許庁

The peripheral interface circuit 103 of the machine is a dedicated circuit for selecting and installing an electronic circuit element by means of wireless information processing or a function of a peripheral communication device.例文帳に追加

マシンの周辺インターフェース回路１０３はワイヤレス情報処理又は通信周辺装置の機能により、電子回路素子を選定、設置する専用回路である。 - 特許庁

A measurement control processor 2 outputs interface set data for setting one interface circuit 3 suitable to the subject to be measurement- controlled 4 prior to the output of measurement control data to the subject, and an interface setting means 10 activates only this interface circuit on the basis of this.例文帳に追加

計測制御プロセッサ２は、被計測制御対象４への計測制御データを出力するのに先行して該被計測制御対象に適合する１つのインタフェース回路３を設定するためのインタフェース設定データを出力し、これに基づきインタフェース設定手段１０は当該インタフェース回路のみをアクティブにする。 - 特許庁

The information processing apparatus includes a reconfigurable integrated circuit that constructs an input/output interface circuit configuration having a common connector capable of being connected to peripherals having a variety of input/output interface circuit arrangement information, the input/output interface circuit configuration accessing from a data processing circuit in the information processing apparatus a variety of communication data input and output to and from a plurality of peripherals via the common connector.例文帳に追加

情報処理装置は、各様の入出力インターフェース回路構成情報を備えた周辺機器に接続可能な共通コネクタを有し、複数の周辺機器から該共通コネクタを介して入出力される各様の通信データに、情報処理装置内のデータ処理回路からアクセスする入出力インターフェース回路構成を構築する再構成可能集積回路を備える。 - 特許庁

A transmission side circuit part of the interface circuit 100 transmits, at test time, a repeating signal 111 of a fixed amplitude to a transmission path 123 via an output buffer circuit 117 comprising a CML circuit.例文帳に追加

インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。 - 特許庁

To provide a modulation circuit which reduces jitter, or a phase synchronization circuit with a division frequency equal to or less than a decimal point using the modulation circuit, or an interface device using the phase synchronization circuit.例文帳に追加

ジッタが低減される変調回路、又はそれを用いた、小数点以下の分周数を有する位相同期回路、或いは同位相同期回路を用いたインタフェース装置を提供すること。 - 特許庁

An interface circuit 4 comprises a level shift circuit 20 and a potential selection circuit 10 for selecting the potential of a supply voltage for the operation of the level shift circuit 20.例文帳に追加

上記課題を解決するために、インターフェース回路４を、レベルシフト回路２０と、このレベルシフト回路２０の動作用電源電圧の電位を選択するための電位選択回路１０から構成した。 - 特許庁

To solve the problem that power consumption is increased since an output buffer or the like becomes required double as compared to the case using a single phase circuit when an output circuit of an interface circuit is composed of a differential circuit.例文帳に追加

インターフェイス回路の出力回路が差動回路により構成されている場合、単相回路である場合に比べ出力バッファ等が倍必要になり、消費電力の増加を招いてしまう。 - 特許庁

In a device mode, the upstream port circuit 10 performs interface processing with a physical layer circuit of the up/downstream port circuit 60-n, and the up/downstream port circuit 60-n performs an upstream port operation.例文帳に追加

デバイスモードでは、アップストリームポート回路１０がアップ／ダウンストリームポート回路６０−ｎの物理層回路とのインターフェース処理を行い、アップ／ダウンストリームポート回路６０−ｎがアップストリームポート動作を行う。 - 特許庁

The pulse signals of the fixed time width are inputted through a cable 3 to an interface circuit 6 and further inputted through a voltage conversion circuit 15, a noise elimination circuit 16 and a comparator 17 to a filter circuit 22.例文帳に追加

この一定時間幅のパルス信号がケーブル３を経てインタフェース回路６に入力され、電圧変換回路１５、ノイズ除去回路１６、コンパレータ１７を経て、フィルタ回路２２に入力される。 - 特許庁

This device is provided with a transmission switching circuit 34 and a reception switching circuit 37 for selecting the destination of the output of digital data demodulated by a digital demodulating circuit 33 as either a decoder circuit 38 or a network interface 35, and for selecting the designation of the input of the digital data to the decoder circuit 38 as being either the digital demodulating circuit 33 or the network interface 35.例文帳に追加

デジタル復調回路３３により復調されたデジタルデータの出力先をデコーダ回路３８又はネットワークインタフェース３５の何れかに選択する一方、デコーダ回路３８に対するデジタルデータの入力先をデジタル復調回路３３又はネットワークインタフェース３５の何れかに選択する送信切替回路３４及び受信切替回路３７を設ける。 - 特許庁

A memory interface circuit A is provided between a processor and a memory M; and the memory interface A and processor P are connected through an address bus 100, a data bus 103, etc., and the memory interface circuit A and memory M are connected through an address bus 110, a data bus 112, etc.例文帳に追加

プロセッサＰとメモリＭ間に、メモリインタフェース回路Ａを設け、メモリインタフェース回路ＡとプロセッサＰとはアドレスバス１００、データバス１０３等を介して接続され、また、メモリインタフェース回路ＡとメモリＭとはアドレスバス１１０、データバス１１２等を介して接続されている。 - 特許庁

As a result, a transmission line in the unit is changed from 'band control circuit - interface panel (i)-subscriber devices' into 'band control circuit - interface panel (N+1) - subscriber devices' to restore the line without the need for interrupting the line on the fault occurrence of the interface panel (i).例文帳に追加

この結果装置内伝送路を「帯域制御回路−インタフェース盤（ｉ）−加入者装置」から「帯域制御回路−インタフェース盤（Ｎ＋１）−加入者装置」として、インタフェース盤（ｉ）の故障時に回線を断にすることなく回線を復旧することができる。 - 特許庁

A serial interface circuit 100A of a first step inputs a control signal which shows an ID code from the control part 200, and the serial interface circuits 100B and 100C after second and later steps input the control signals which show the ID codes from the serial interface circuit of a preceding step.例文帳に追加

初段のシリアルインターフェース回路１００Ａは制御部２００からＩＤコードを示す制御信号を入力し、２段目以降のシリアルインターフェース回路１００Ｂ，１００Ｃは前段のシリアルインターフェース回路からＩＤコードを示す制御信号を入力する。 - 特許庁

The respective computers are provided with a computers- connection interface part connected to a computers-connection interface for transferring a condition signal between one computer and another computer; and a circuit interface part connected to a circuit for transmitting/receiving a signal between a plurality of input/output instruments.例文帳に追加

各コンピュータは，他のコンピュータとの間で状態信号を転送するコンピュータ間接続インタフェースに接続されたコンピュータ間接続インタフェース部と，複数の入出力機器との間で信号を送受信するための回線と接続する回線インタフェース部とを備える。 - 特許庁

A maintenance terminal apparatus 24 is connected via a digital line terminating circuit 22 and a digital line 21 to a digital line interface circuit 14 for maintenance, and the digital line interface circuit 14 for maintenance is connected via an inter-station signal control circuit 18 to an exchange controller 20.例文帳に追加

保守端末装置２４をデジタル回線終端回路２２、デジタル回線２１を介して保守用デジタル回線インタフェース回路１４に接続し、保守用デジタル回線インタフェース回路１４を局間信号制御回路１８を介して交換制御装置２０に接続する。 - 特許庁

A delay time adjusting circuit and a delay time controlling circuit are set up in at least one output circuit, in at least one input circuit and in an interface circuit having transmission lines connected to the input-output circuits each.例文帳に追加

少なくとも１つの出力回路と、少なくとも１つの入力回路と、それぞれの入出力回路に接続する伝送線とを有するインターフェース回路において、遅延時間調整回路と遅延時間制御回路を設置する。 - 特許庁

Upon receiving the printer print command from the host interface circuit 2, a preprocessing circuit 3 delivers it to the printer main circuit 4, as it is, and upon receiving the network print command, the preprocessing circuit 3 delivers it to the printer main circuit 4 after converting into a printer print command.例文帳に追加

前処理回路３は、ホストインタフェース回路２から、プリンタ印刷コマンドを受け取ると、そのままプリンタ本体回路４に送り、ネットワーク印刷コマンドを受け取ると、これをプリンタ印刷コマンドに変換してプリンタ本体回路４に送る。 - 特許庁

ANALOG SUBSCRIBER TELEPHONE SET INTERFACE CIRCUIT AND METHOD FOR SHARING CALL SIGNAL TRANSMISSION CIRCUIT AND MESSAGE WAITING SIGNAL TRANSMISSION CIRCUIT, AND PROGRAM FOR SHARING CONTROL OF CALL SIGNAL TRANSMISSION CIRCUIT AND MESSAGE WAITING SIGNAL TRANSMISSION CIRCUIT例文帳に追加

呼出信号送出回路およびメッセージウェイティング信号送出回路を共通化したアナログ加入者電話機インターフェース回路と方法および呼出信号送出回路およびメッセージウェイティング信号送出回路共通化制御用プログラム - 特許庁

Sensor interface circuit makes interrogation of data to the chemical sensor and takes out, stores and analyzes the data.例文帳に追加

センサインターフェイス回路は、前記化学センサにデータの問い合わせを行い、データを取り出し、格納し、解析する。 - 特許庁

Furthermore, the MPU 11 stores the image data also to a transfer buffer memory 131 of an interface circuit 13.例文帳に追加

ＭＰＵ１１はさらに、画像データをインターフェイス回路１３の転送用バッファメモリ１３１にも格納する。 - 特許庁

The hard disk drive 36 is connected to this USB bridge circuit 20 by an ATA/ATAPI interface.例文帳に追加

ハードディスクドライブ３６は、ＡＴＡ／ＡＴＡＰＩインタフェースでＵＳＢブリッジ回路２０に接続されている。 - 特許庁

Furthermore, it may also be connected to the ATU-R to the in-station side of the circuit test interface 15 at all times.例文帳に追加

更に、回線試験インタフェース１５の局内側にＡＴＵ−Ｒを常時接続してもよい。 - 特許庁

To provide interface constitution which is known as a high-speed low-voltage differential signal(LVDS) circuit.例文帳に追加

高速低電圧差動信号（ＬＶＤＳ）回路として知られているインターフェース構成を提供する。 - 特許庁

The conversion circuit 7 converts a USB signal to an external interface signal to be exchanged with peripheral equipment 22.例文帳に追加

変換回路７は、ＵＳＢ信号を、周辺機器２２と授受する外部インタフェース信号に変換する。 - 特許庁

An interface circuit 11 is provided in the cradle 10 so as to be connected with a camera CPU 215 via a contact.例文帳に追加

クレードル１０にはインターフェイス回路１１が設けられ、接点を介してカメラＣＰＵ２１５と接続する。 - 特許庁

On receiving the receive data from a host computer 7, a host interface circuit 28 generates an interrupt.例文帳に追加

ホストインタフェース回路２８は、ホストコンピュータ７からの受信データを受け付けると、割り込みを発生させる。 - 特許庁

At the end point of a conversion circuit of USB and parallel interface, a plurality of address memory sections are set.例文帳に追加

ＵＳＢとパラレルインターフェースの変換回路のエンドポイント部において、複数のアドレスメモリ部を設定する。 - 特許庁

The internal circuit also supplies a DC power supply required for a line interface of the wired terminal.例文帳に追加

内部回路はまた、有線端末の回線インターフェイスに必要な直流電源の供給を行う。 - 特許庁

Each of interface apparatuses 10, 20, 30, 40 of devices 1 to 4 includes a configuration ROM acquisition circuit 50.例文帳に追加

各装置１〜４のインターフェース装置１０，２０，３０，４０に、コンフィグＲＯＭ取得回路５０を設けた。 - 特許庁