「interface circuit」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

Since the energizing quantity of the phototransistor PT1 is increased/decreased corresponding to the radiation intensity of an optical signal applied to the base thereof, the light emission intensity of a photodiode PD1, namely, the voltage drop of the battery power source of the interface circuit 7 can be monitored from the side of the transmitter in the state of electric disconnection.例文帳に追加

フォトトランジスタＰＴ１の通電量は、そのベースに加わる光信号の照射強度に応じて増減するので、当該電位差Ｖを測定することにより、フォトダイオードＰＤ１の発光強度、従って、インターフェース回路７の電池電源の電圧降下を、電気的に分離した状態で伝送装置側から監視できる。 - 特許庁

When a camera body 11 is set to be in an IC card format, and photographed images are to be outputted to a PC or a printer by accommodating a basic electric circuit as a camera and an external interface section 15 in the card, the camera itself is inserted into the IC card slot for saving the trouble of outputting images.例文帳に追加

カメラ本体１１をＩＣカード形態にし、カメラとしての基本的な電気回路及び外部インタフェース部１５をカードの中に格納することにより、撮影画像をＰＣあるいはプリンタに出力する場合、カメラ自体をＩＣカードスロットに挿入し画像出力の手間を省くようにしたデジタルカメラを提供する。 - 特許庁

Also, the transport packet processing circuit 21 selects only data of service, etc., except an image and sound in a specified transport stream, outputs them to the memory controller 23, selects image and sound data and any of data of service, etc., except an image and sound in the specified transport stream and sends them to an external interface 25.例文帳に追加

また、トランスポートパケット処理回路２１は、特定のトランスポートストリームの中から画像・音声以外のサービス等のデータのみを選択してメモリコントローラ２３に出力し、特定のトランスポートストリームの中から画像・音声データと画像・音声以外のサービス等のデータの何れかを選択して外部インターフェース２５へ送る。 - 特許庁

The initial setting by various kinds of data for correction of a ROM program in a processor 1 with built-in ROM program correcting function is performed based on control timing generated by a ROM program correcting circuit interface 3 by control from a ROM program correcting function control processor 2 simultaneously started in the case of the startup of the system.例文帳に追加

システムの起動時に、同時に起動したＲＯＭプログラム修正機能制御プロセッサ２からの制御により、ＲＯＭプログラム修正回路インターフェース３が生成した制御タイミングに基づいて、ＲＯＭプログラム修正機能内蔵プロセッサ１におけるＲＯＭプログラム修正のための各種データによる初期設定を実行する。 - 特許庁

To provide a method of forming a metallic pattern which can form a fine metallic pattern, is excellent in adhesiveness with a substrate, has sufficient conductivity, and can form the metallic pattern with the small irregularity of an interface with the substrate, and to provide a printed wiring board using it as a conductive layer and a TFT wiring circuit.例文帳に追加

微細な金属パターンの形成が可能で、基板との密着性に優れ、十分な導電性を有し、基板との界面の凹凸が小さい金属パターンが形成可能な金属パターン形成方法、及び、それを導電層として用いたプリント配線基板及びＴＦＴ配線回路の提供。 - 特許庁

There are provided an absolute position/azimuth-detecting part 1, absolute azimuth-detecting part 2, vehicle velocity detecting part 3, main CPU and its peripheral circuit 4, memory group M, user interface part 9, display part 10, input part 11, CD-ROM control part 12, FM multi receiving and processing part 13, and light/wave beacon receiving and processing part 14.例文帳に追加

絶対位置・方位検出部１、相対方位検出部２、車速検出部３、メインＣＰＵ及びその周辺回路４、メモリ群Ｍ、ユーザインタフェース部９、表示部１０、入力部１１、ＣＤ−ＲＯＭ制御部１２、ＦＭ多重受信及び処理部１３、光・電波ビーコン受信及び処理部１４を備える。 - 特許庁

To provide a data transmission circuit being applied to the interface of an add-in board concerning a device in broadcast station, or the like, in which data can be transmitted surely both when the clock frequency of data to be transmitted is high, and when the clock frequency varies over a wide range.例文帳に追加

本発明は、データ伝送回路に関し、例えば放送局等の装置に係る拡張ボードのインターフェースに適用して、伝送に供するデータのクロック周波数が高い場合であっても、さらにはこのクロック周波数が広範囲に変化する場合であっても、確実にデータ伝送することができるようにする。 - 特許庁

At this time, the interface device 41 is composed of a PLD whose logic circuit is rewritable, so the switching timing of a pulse signal controlling the RF module 1 can be adjusted with high resolution and signal lines for serial signals can be changed to widen the application range of the RF module 1.例文帳に追加

このとき、インターフェース装置４１はその論理回路が書換え可能なＰＬＤによって構成したから、ＲＦモジュール１を制御するパルス信号の切換タイミングを高分解能で調整できると共に、シリアル信号の信号線を変更することができ、ＲＦモジュール１の適用範囲を広げることができる。 - 特許庁

When receiving a signal showing that a memory card 110 is pulled out from an attaching part 109a from a memory card interface 109, a control circuit 50 controls a projector part 30 so as to continuously display the image stored in a VRAM 306a of a projector part 30 on a liquid crystal panel 302.例文帳に追加

装着部１０９ａからメモリカード１１０が抜き出されたことを示す信号をメモリカードインタフェース１０９から受信すると、プロジェクタ部３０のＶＲＡＭ３０６ａに記憶されている画像を継続して液晶パネル３０２で表示するよう、制御回路５０がプロジェクタ部３０を制御するように構成した。 - 特許庁

To prevent migration of copper in a copper wiring from an interface between a barrier metal layer and a nitride layer to an interlayer insulating film and thus to prevent the occurrence of a leak current and a short circuit between neighboring wirings, by simply covering the upper surface of the copper wiring formed in a wiring trench via a barrier metal layer with a nitride film.例文帳に追加

配線溝の内部にバリアメタル層を介して形成した銅配線の上面に窒化膜を単に被覆した構成では、バリアメタル層と窒化膜との界面より層間絶縁膜方向に移動しようとする銅配線中の銅の移動を阻止し、リーク電流を発生および隣接する銅配線との短絡を防止する。 - 特許庁

The serial interface circuits 10 to 70 have parallel/ serial converting circuits which convert parallel data from peripheral circuits 19 to 79 into serial data and supply them to the serial transfer lines 10S to 70S and serial/parallel converting circuits which convert serial data from the hub circuit 80 into parallel data and supply them to the peripheral circuits 19 to 79.例文帳に追加

シリアルインタフェース回路１０〜７０は、周辺回路１９〜７９からのパラレルデータをシリアルデータに変換してシリアル転送路１０Ｓ〜７０Ｓに供給するパラレル／シリアル変換回路と、ハブ回路８０からのシリアルデータをパラレルデータに変換して周辺回路１９〜７９に供給するシリアル／パラレル変換回路とを有する。 - 特許庁

An exchange switch 16 is switched by the exchange controller 20, and a relay digital line, connected to the switchboard, is connected via the exchange switch 16 to the digital line interface circuit 14 for maintenance, and the voice information of the relay digital line is monitored via the connection system by a telephone set 26.例文帳に追加

交換制御装置２０によって交換スイッチ１６をスイッチングさせて交換機に接続される中継デジタル回線を交換スイッチ１６を介して保守用デジタル回線インタフェース回路１４に接続して中継デジタル回線の音声情報を上記接続系を介して電話機２６でモニタする。 - 特許庁

When a data processor is operated in a slave mode according to a bus use right control signal received through a mode terminal, a first terminal is set so as to be used as a terminal for outputting a bus use right request signal and a second terminal is set so as to be used as a terminal for receiving a bus use permission signal by an external interface circuit.例文帳に追加

外部インターフェイス回路により、データ処理装置がモード端子を介して受けたバス使用権制御信号にしたがってスレーブ・モードで動作するとき、第１端子をバス使用権要求信号を出力する為の端子とし、第２端子をバス使用許可信号を受けるための端子として利用できるように設定する。 - 特許庁

The output signal of the differential amplifier 6 is amplified with an alternating current amplifier 22, after it is rectified with a rectifying circuit 23 to be converted into direct current voltage, converted with a V/F converter 24, converted into a frequency signal proportional to direct current voltage, and taken in CPU 11 through an I/O interface 10.例文帳に追加

差動増幅器６の出力信号は、交流増幅器２２で増幅され、整流回路２３で整流されて直流電圧に変換された後、Ｖ／Ｆ変換器２４で変換直流電圧に比例した周波数信号に変換され、Ｉ／Ｏインターフェース１０を介してＣＰＵ１１に取り込まれる。 - 特許庁

When the CPU 1 accesses a predetermined starting address at the time of starting, a starting control circuit 5 controls an external storage device interface 4 to read and transfer the starting program stored in the external storage device 2 to an external storage device buffer 6, and assigns the external storage device buffer 6 to an address space containing the starting address.例文帳に追加

起動時に、ＣＰＵ１が所定の起動アドレスにアクセスしたとき、起動制御回路５が外部記憶装置インタフェース４を制御して、外部記憶装置２に格納されている起動プログラムを読み込んで外部記憶装置バッファ６へ転送し、その外部記憶装置バッファ６を起動アドレスを含むアドレス空間に割り当てる。 - 特許庁

This screen printing device, keeping a screen plate with a specified pattern arranged on an object to be printed which is placed on a printing tray and works in such a way that a conducting paste is applied to the object through the screen plate, is equipped with a power source circuit for applying voltage to an interface between the conducting paste on the screen plate and the object.例文帳に追加

本発明は、印刷トレイに載置された被印刷物上に、所定パターンを有するスクリーン版を配し、このスクリーン版を介して導電性ペーストを前記被印刷物に塗布する装置において、スクリーン版上の導電性ペーストと被印刷物の間に電圧を印加する電源回路を備えたスクリーン印刷装置である。 - 特許庁

At the time of rewriting, the interface circuit IF1 selectively outputs a light enable signal in an active state to either of the flash memories FC1 and FC2, and the flash memory FC1 or FC2 into which the light enable signal in an active state has been inputted rewrites the data in the memory cell specified by the address information into data of input data groups.例文帳に追加

書き換え時には、インターフェース回路ＩＦ１が、フラッシュメモリＦＣ１〜ＦＣ２のいずれかに選択的にアクティブ状態のライトイネーブル信号を出力し、アクティブ状態のライトイネーブル信号が入力されたフラッシュメモリＦＣ１又はＦＣ２が、アドレス情報で特定されたメモリセルのデータを入力データ群のデータに書き換える。 - 特許庁

Data outputted from the parallel interface are stored in an external memory circuit, the execution conditions of the program are traced from the data, the generation interval of events is measured from the tracing start code and end code of the data code and the number of times of the generation of the event is measured from the specified event code of the data code.例文帳に追加

パラレル・インタフェースから出力されるデータを外部メモリ回路に記憶し、このデータからプログラムの実行状況をトレースすること、データ・コードのトレース開始コードと終了コードから事象の発生間隔の測定を行うこと、データ・コードの特定の事象コードから事象の発生回数の測定を行うことを含む。 - 特許庁

For this reason, even when an electronic component, having such a structure that surface mounting components have been mounted and sealed on a wiring substrate, has been heated, the intrusion of the solder material into the interface between the wiring substrate having the surface mounting components thereon and the sealing material is suppressed, and the failure due to a short circuit, etc. can be prevented.例文帳に追加

このため表面実装部品を配線基板に実装して封止した構造の電子部品が加熱されても、配線基板及び表面実装部品と封止材料との間の界面にはんだ材料が侵入することが抑えられるので、電極間の短絡等による故障が防がれる。 - 特許庁

When a request for transmitting monitor data arrives from a central control unit 14, in order to confirm whether or not the transmission data is stored in the buffer 131, in other words, whether the inner line terminal 2 exists, state monitor data required therefor are notified from an inner line interface circuit 13 to the central control part 14.例文帳に追加

そして、中央制御部１４から監視データの送出要求が到来した場合に、バッファ１３１に伝送データが記憶されているか否か、つまり内線端末２が存在しているか否かを確認するために必要な状態監視データを、内線インタフェース回路１３から中央制御部１４に通知する。 - 特許庁

To provide an interface control circuit capable of efficiently accepting the processing request signals of plural blocks to be synchronously operated according to clock signals at respectively different frequencies, to accelerate the processing speed of an emulation unit or the like built in a microcontroller or the like and to shorten the required time of emulation using this unit.例文帳に追加

それぞれ異なる周波数のクロック信号に従って同期動作する複数のブロックの処理要求信号を効率良く受理しうるインタフェース制御回路を実現し、マイクロコントローラ等に内蔵されるエミュレーションユニット等の処理速度を高め、これを用いたエミュレーションの所要時間を短縮する。 - 特許庁

An optical fiber cable, the HIC being a circuit for converting an optical signal into an electric signal or an electric signal into an optical signal, and a connection connector being an interface for transmitting the converted electric signal to electronic equipment or transmitting an electric signal from the electric equipment to the HIC are configured integrally with one another.例文帳に追加

光ファイバケーブルと、光信号を電気信号に変換または電気信号を光信号に変換する回路であるＨＩＣと、変換された電気信号を電子機器に伝送または電子機器からＨＩＣに電気信号を伝送するインターフェイスである接続コネクタとを一体にした構成である。 - 特許庁

This interface circuit is equipped with a potential comparison means 11 which compares the potential of a transmission signal transmitted to a signal line 300 with reference potential, and middle potential shortening means 12 and 13 which shorten the time of the level of the above transmission signal being at middle potential, according to the output of that potential comparison means.例文帳に追加

信号線３００に伝えられる伝送信号の電位を基準電位と比較する電位比較手段１１と、該電位比較手段の出力に応じて前記伝送信号のレベルが中間電位にある時間を短縮する中間電位短縮手段１２，１３とを備えるように構成する。 - 特許庁

Each of LSIs other than the one having the lowest operating voltage is provided with an input or output circuit, which converts its own operating voltage to the lowest operating voltage, for making the interface voltage among all the LSIs correspond to the lowest operating voltage from among these LSIs.例文帳に追加

動作電圧値の最も低いＬＳＩ以外の各ＬＳＩに、自己の動作電圧値を前記最も低い動作電圧値に変換する入力回路又は出力回路を設け、全てのＬＳＩ間のインターフェース電圧値を、前記複数個のＬＳＩの動作電圧値の内の最も低い動作電圧値に対応させる。 - 特許庁

The interface circuit 11 comprises a CMOS inverter 13 that is energized from a power terminal Vc1; a CMOS inverter 14 that is energized from a power terminal Vc2; and two Zener diodes 16, 17 placed between the power terminal Vc2 and an input terminal 14a connected in anti-series.例文帳に追加

インターフェイス回路１１は、電源端子Ｖｃ１から給電されるＣＭＯＳインバータ１３と、電源端子Ｖｃ２から給電されるＣＭＯＳインバータ１４と、電源端子Ｖｃ２と入力端子１４ａとの間に逆方向に直列接続された２つのツェナーダイオード１６，１７とから構成されている。 - 特許庁

A network interface circuit according to the present invention screens out (cancels) transient (noise) signals and provides an indication to the line side that an actual event has occurred, so that appropriate discrimination circuitry is powered up to determine the exact nature (type) of the actual event only when actually needed.例文帳に追加

本発明による網インタフェース回路は、遷移（ノイズ）信号をスクリーニングアウトし（除去し）、実際の事象が発生したことを示す指標を、実際の事象のより正確な性質（タイプ）を決定するためのより多くの電力を必要とする適当な弁別回路を起動するためにライン側に供給する。 - 特許庁

The information recording device 1 comprises a write canceling circuit 3b, which monitors the emergency of the interface input from a host 11 and does not permit a writing action to a recording medium for a prescribed period or until the time that a prescribed condition is effected when the emergency is detected.例文帳に追加

本発明に係る情報記録装置１は、ホスト１１から入力されるインターフェース信号の異常を監視し、その異常が検出された場合、所定期間或いは所定条件が成立するまでの間、記録媒体に対する書き込み動作を非許可とするライトキャンセリング回路３ｂを有する構成である。 - 特許庁

A memory interface circuit which controls memory devices which perform input/output of data by a data strobe signal is provided with; selector groups 604 which choose data strobe signals inputted at the time of data input by a DQS_SEL signal which specifies the number of data strobe signals over data; and flip-flop circuit groups 504 which perform capturing of data by using data strobe signal chosen by this selector group 604 as a clock.例文帳に追加

データストローブ信号によりデータの入出力を行うメモリデバイスを制御するメモリインターフェース回路において、データに対するデータストローブ信号の本数を指定するＤＱＳ＿ＳＥＬ信号により、データ入力時に入力するデータストローブ信号を選択するセレクタ群６０４と、このセレクタ群６０４によって選択されたデータストローブ信号をクロックとしてデータの取り込み処理を行うフリップフロップ回路群５０４とを備える。 - 特許庁

The impedance matching circuit includes: a calibration circuit 310 configured to generate impedance calibration codes for modification of impedance; a code modification unit 320 configured to modify the impedance calibration codes according to impedance setting information and output modified impedance calibration codes; and a termination impedance unit 330, 340 configured to terminate an interface node with impedance determined according to the modified impedance calibration codes.例文帳に追加

本発明に係るインピーダンス整合装置は、インピーダンス値を較正するためのインピーダンス調整コードを生成するキャリブレーション回路３１０と、インピーダンス値設定情報に応じて前記インピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部３２０と、変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部３３０、３４０と、を備える。 - 特許庁

The DA converter evaluation and inspection apparatus is provided with a changeover switch SW21 between the DA converter 201 and the output end of a correlated double sampling circuit 101 and the input end of an AD converter 102, and is provided with a changeover switch SW12 between a serial interface 301 and the output end of a digital signal processor 103 and the output end of the DA converter 201.例文帳に追加

ＤＡコンバータ２０１および相関二重サンプリング回路１０１の出力端とＡＤコンバータ１０２の入力端との間に切替スイッチＳＷ２１を設け、シリアルインターフェース３０１およびデジタルシグナルプロセッサ１０３の出力端とＤＡコンバータ２０１の出力端との間に切替スイッチＳＷ１２を設ける。 - 特許庁

A CPU 11 of this electronic apparatus that receives a notice of the opening of a card over 7 from a detection circuit 18 checks an operating mode and transmits an instruction signal to interrupt a power line (a) or a bus line (b) to an interface section 16, in order to inhibit access to the memory card 8, when the operating mode is photographing mode or a data rewrite mode.例文帳に追加

この電子機器のＣＰＵ１１は、検出回路１８からカード蓋７が開けられた旨を通知された際、そのときの動作モードを調べ、その動作モードが撮影モードまたはデータ書き換えモードである場合には、メモリカード８に対するアクセスを禁止すべく、電源ラインａおよびバスラインｂをオフするための指示信号をインタフェース部１６に送信する。 - 特許庁

A CPU interface circuit includes: a determination part that determines the presence or absence of noise in either one of or both of a chip select signal and a light enable signal that are output from a CPU; and a storage part that writes data output from the CPU if noise is determined to be absent by the determination part, and does not write data if noise is determined to be present.例文帳に追加

ＣＰＵインターフェース回路であって、ＣＰＵから出力されるチップセレクト信号、ライトイネーブル信号のいずれか一方または両方にノイズが有るか否か判定する判定部と、判定部によってノイズが無いと判定された場合、ＣＰＵから出力されたデータを書き込み、ノイズが有ると判定された場合、データを書き込まない記憶部とを有する。 - 特許庁

A home network system 5 comprises the home network device 6, and a video recording reservation information sending-out device 7 and a video recording and reproducing devices 8 and 9 connected thereto, and the home network device 6 has an interface circuit for connection with the Internet 4 where a mail server 2 and the video recording reservation information sending-out device 3 are connected, and home network 10.例文帳に追加

ホームネットワークシステム５は、ホームネットワーク装置６、これに接続された録画予約情報送出装置７及び録画再生装置８，９からなり、ホームネットワーク装置６は、メールサーバ２及び録画予約情報送出装置３が接続されるインターネット４及びホームネットワーク１０に接続するためのインターフェース回路を有している。 - 特許庁

To provide a computer system, a computer, an extension unit, and an interface circuit of the extension unit which can make the device constitution of the whole system small-sized by making it possible to use all extension functions which can be actualized on the system at the same time and making an extension connector small-sized without causing a decrease in operation speed.例文帳に追加

本発明は、システム上で実現可能な拡張機能の全てを同時に使用できるとともに、動作速度の低下を招くことなく拡張用コネクタを小型化でき、これによりシステム全体の装置構成を小型化できる、コンピュータシステム、コンピュータ、拡張ユニット、及び拡張ユニットのインタフェース回路を提供することを課題とする。 - 特許庁

When a personal computer(PC) 21 is connected via a communication I/F 213 being a USB interface, a control part 215 confirms electric power which can be supplied from the PC 21 through communicating with the PC 21 and makes a power source control circuit 214 supply power from the PC 21 to the prescribed function blocks A-E on the basis of the confirmed result.例文帳に追加

ＵＳＢインターフェースである通信用Ｉ／Ｆ２１３を介してパソコン２１が接続されると、制御部２１５はパソコン２１との通信により当該パソコン２１から供給可能な電力量の確認を行ない、その確認結果に基づいて電源制御回路２１４によりパソコン２１からの供給電力を所定の機能ブロックＡ〜Ｅに供給させる。 - 特許庁

A jitter detecting circuit 214 provided in a network transmission/ reception part 21 of a client 20 detects a differential between the reception rate of an ATM network interface card(ATM NIC) 211 and the read rate of received data from a reception buffer 212b and when the differential is out of fixed conditions, a jitter information notice 42 for reporting that rate differential as jitter information is issued.例文帳に追加

クライアント２０のネットワーク送受信部２１に設けられたジッタ検出回路２１４は、ＡＴＭ ＮＩＣ２１１での受信レートと受信バッファ２１２ｂからの受信データの読み出しレートとの差分を検出し、一定の条件から外れた場合、そのレート差分をジッタ情報として通知するためのジッタ情報通知４２を発行する。 - 特許庁

The inverter apparatus is configured to switch the switching state of the interface circuit 2 so that it may be in current input switching state when a voltage, which appears at the input terminal 5, is less than a threshold Vth, and that it may be in power switching state when the voltage is not less than the threshold voltage Vth, at cutoff of operating power to itself 1.例文帳に追加

インバータ装置１への動作用電源遮断時、入力端子５に現れる電圧がしきい値電圧Ｖｔｈ未満の場合には電流入力切替状態となり、しきい値電圧Ｖｔｈ以上の場合には電圧入力切替状態となるようにインターフェース回路２の切替状態を切り替えるように構成する。 - 特許庁

The ASIC includes an integrated CPU 10, an integrated network interface controller(NIC) 11, I/O devices 13 to 16 including ones for ATA 16 and SCSI 15, their signal buffers, and the transceiver circuit for amplification and has totem pole output or open-drain output as its output, which can be enabled and outputted to positive NOT or wired-OR.例文帳に追加

ＡＳＩＣは集積ＣＰＵ（１０）、集積ネットワークインターフェイス制御装置（ＮＩＣ）（１１）、ＡＴＡ（１６）とＳＣＳＩ（１５）用を含むＩ／Ｏ装置（１３−１６）、およびその信号バッファ、増幅用のトランシーバ回路を含んでなり、その出力をトーテムポールまたはオープンドレイン出力として、能動否定またはワイヤードＯＲにイネーブルして出力できる。 - 特許庁

An interface control circuit 2 inputs information (supply voltage range information) showing the range of a source voltage (Vcc) supplied to itself from outside and decides whether or not the voltage range specified by the information meets the operation guarantee voltage and when not, signal input to and output from the outside are cut off.例文帳に追加

自分自身に供給される電源電圧（Ｖｃｃ）の範囲を示す情報（供給電圧範囲情報）を外部から入力し、その情報で特定される電圧範囲が動作保証電圧を満足するか否かをインタフェース制御回路（２）が判定し、動作保証電圧を満足しないとき外部との信号入出力を遮断する。 - 特許庁

This integrated circuit for a computer peripheral device has an interface converter receiving a subsystem control instruction from a computer, converting the instruction into an internal format not requiring farther processing, capable of being understood by a subsystem of the peripheral device, and sending the instruction to a proper subsystem component.例文帳に追加

上記課題は、コンピュータ周辺装置用の集積回路であって、コンピュータからサブシステム制御命令を受け、前記命令を、それ以上の処理を必要としない、前記周辺装置のサブシステムが理解し得る内部フォーマットへと変換し、前記命令を適切なサブシステム部品へと送るインターフェース変換器とを具備した集積回路等により解決される。 - 特許庁

When any telephone number is mismatched, disconnection information is outputted from an output circuit 34, a forcible disconnection relay 24 is opened, the disconnection information is transferred from a controller 44 of a MODEM chip through a PC interface 42 to a personal computer 50, and a message regarding the above disconnection is indicated on a display screen of a display part in the personal computer 50.例文帳に追加

不一致ならば、出力回路３４から切断情報が出力されて強制切断リレー２４が開成されると共に、切断情報がモデムチップのコントローラ４４からＰＣインターフェイス４２を経てパーソナルコンピュータ５０へ転送され、上記切断に係るメッセージがパーソナルコンピュータ５０の表示部の表示画面上に表示される。 - 特許庁

In read/write access to an (application specific semiconductor integrated circuit) 3S from a CPU 2, the CPU 2 notifies the ASIC 3S that the read/write access to the ASIC 3S will be made, and an ASIC 3M notifies a serial interface part 312S of the ASIC 3S of access information to be executed by the CPU 2.例文帳に追加

ＣＰＵ２からＡＳＩＣ（特定用途向け半導体集積回路）３Ｓへのデータのリード・ライトアクセスを行う際に、ＣＰＵ２がまずＡＳＩＣ３Ｍに、ＡＳＩＣ３Ｓへリードアクセス又はライトアクセスを行うことを伝え、ＡＳＩＣ３ＭからＡＳＩＣ３Ｓのシリアルインターフェース部３１２Ｓへ、ＣＰＵ２が実行しようとしているアクセス情報を伝える。 - 特許庁

An image control circuit 12, a program memory 13, a CPU 14 and an image memory 15 are provided as image data compression means for compressing some or all of image data sampled, to constitute a camera interface part 4 which samples the image data from a camera 3 and transfers the data to a work memory 8 of an image processing part 5 via a data bus 6.例文帳に追加

カメラ３からの画像データを取り込みデータバス６を通じて画像処理部５のワークメモリ８に転送するカメラインターフェイス部４を構成するに際し、取り込んだ画像データの一部または全部を圧縮する画像データ圧縮手段としての、画像制御回路１２とプログラムメモリ１３とＣＰＵ１４と画像メモリ１５を設ける。 - 特許庁

An interface circuit 131 to which data to be written in an image memory 22 and a write request signal showing an address are inputted from a CPU 10 transfers the inputted data and the address shown by the write request signal to a write buffer 133, and the write buffer 133 outputs the acquired data to the acquired address destination, and makes an image memory 22 store the data.例文帳に追加

ＣＰＵ１０からイメージメモリ２２へ書き込むデータとアドレスを示す書込要求信号とを入力されたインタフェース回路１３１が、入力されたデータ及び書込要求信号が示すアドレスをライトバッファ１３３へ転送し、ライトバッファ１３３が、取得したアドレス宛に、取得したデータを出力してイメージメモリ２２に記憶させる。 - 特許庁

A basic arithmetic circuit group 0103 of the dual interface card 1000 executes, in the contact environment, one basic operation of a target operation composed of a plurality of different basic operations in one cycle, and successively executes, in the non-contact mode, at least two basic operations of the target operation in one cycle.例文帳に追加

デュアルインターフェースカード１０００の基本演算回路群０１０３は、接触環境下では、１サイクルで、異なる複数の基本演算から構成される処理対象演算のうちの一つの基本演算を実行し、非接触環境下では、１サイクルで、処理対象演算のうちの少なくとも２つの基本演算を順次に実行する。 - 特許庁