「interface circuit」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

This pulse inputting device connected to a host side controller for inputting an external pulse signal is provided with a switching/holding means for switching or holding the setting of a threshold being the interface condition of the input pulse signal or the setting of a voltage or no-voltage input or the like, and a circuit setting means for setting an interface circuit according to a logic signal from the host side controller.例文帳に追加

ホストとなる制御装置と接続され、外部パルス信号を入力するパルス入力装置において、入力パルス信号のインターフェース条件となるスレッシュホールドの設定や有電圧または無電圧入力の設定等を切替え或いは保持する切替え保持手段と、ホスト側の制御装置からのロジック信号によりインターフェース回路の設定が出来る回路設定手段とを備えている。 - 特許庁

The first to N-th circuit blocks CB1 to CBN include at least one data driver blocks DB1 to DBI for driving a data line, and the first power supply circuit block PB1 is arranged between the data driver blocks DB1 to DBI of the first to N-th circuit blocks CB1 to CBN and the second interface area 14 along a D1 direction.例文帳に追加

第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮは、データ線を駆動するための少なくとも１つのデータドライバブロックＤＢ１〜ＤＢＩを含み、第１の電源回路ブロックＰＢ１は、第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮのデータドライバブロックＤＢ１〜ＤＢＩと第２のインターフェース領域１４との間にＤ１方向に沿って配置される。 - 特許庁

The electronic journal apparatus 10 comprises a central processing unit 11, a memory 12, a display 13, a key 14, a buzzer 15, a printer signal output circuit 16, an external interface circuit 17, a storage medium 18 for journal, and a printer signal input circuit 19 and has a function for storing a signal being delivered to a journal printer in the storage medium 18 while converting.例文帳に追加

電子ジャーナル装置１０は、中央演算処理装置１１，メモリ１２，表示装置１３，キー１４，ブザー１５，プリンタ信号出力回路１６，外部インタフェイス回路１７，ジャーナル用の記憶媒体１８，プリンタ信号入力回路１９等を具備し、ジャーナルプリンタに出力する信号を変換して記憶媒体１８に記憶させる機能を持たせてある。 - 特許庁

An input signal judging circuit 16 judges a signal input into a serial interface terminal as the signal for setting the reference point, and outputs an ON-signal to an angle calculation circuit 10 via a reference point setting circuit 11, when a serial clock signal SCLK is maintained high for a fixed time after a chip selection signal CSCLK gets active.例文帳に追加

入力信号判断回路１６は、チップセレクト信号ＣＳＣＬＫがアクティブになった後、シリアルクロック信号ＳＣＬＫがハイで一定時間保持されていると、シリアルインターフェース端子に入力された信号が基準点設定のための信号であると判断して、基準点設定回路１１を介して角度計算回路１０にオン信号を出力する。 - 特許庁

Each of a plurality of core chips CCi includes: a data output circuit 54o for outputting read data to an interface chip IF in response to a read command; and an output timing adjustment circuit 400 for matching a duration from a time when receiving the read command until the read data are output by the data output circuit 54o between the plurality of core chips.例文帳に追加

複数のコアチップＣＣｉの夫々は、リードコマンドに応答してインターフェースチップＩＦにリードデータを出力するデータ出力回路５４ｏと、リードコマンドを受け付けてからデータ出力回路５４ｏによってリードデータが出力されるまでの時間を複数のコアチップ間において一致させる出力タイミング調整回路４００とをそれぞれ含む。 - 特許庁

The circuit device is, for example, any one of a transformation circuit for generating a DC power supply signal from among the AC power supply signal; a digital-signal input/output interface for executing at least either superposition of a digital signal on the AC power supply signal or extraction; and a surge protection circuit, or the like, for removing a surge signal from the AC power supply signal.例文帳に追加

回路装置は、例えば、交流電源信号から直流電源信号を生成する変圧回路、交流電源信号に対するデジタル信号の重畳および取り出しの少なくとも一方を行うデジタル信号入力／出力インターフェイス、交流電源信号からサージ信号を除去するサージ防護回路などである。 - 特許庁

To eliminate an unwanted current from flowing in when the composition of an output circuit on disc controller side in the cases of an output circuit configuration of low potential push-pull form and can also be applied to the case of an output circuit configuration of an open drain form, in the interface system between a disc driver IC and a disc controller IC in a magnetic storage drive unit.例文帳に追加

磁気記録駆動装置におけるディスクコントローラ用ＩＣとディスクドライバ用ＩＣ間のインターフェースシステムにおいて、ディスクコントローラ側の出力回路が、低電位のプッシュプル形式の出力回路構成である場合にも不要な流入電流をなくし、かつオープンドレイン形式の出力回路構成の場合にも兼用可能にすること。 - 特許庁

In a headset interface circuit 17, the operation current of the transmitter of a headset 16 is detected by a current detection circuit 19; and when the headset 16 is found to be of an electret type as the result of this detection, a switch SWa of an amplification circuit 18 is switched to the side of an amplifier AMP1 having a low amplification factor, and a smaller bias current is selected.例文帳に追加

ヘッドセットインターフェイス回路１７において、電流検出回路１９でヘッドセット１６の送話器の動作電流を検出し、この検出結果により、ヘッドセット１６がエレクトレットタイプの場合は増幅回路１８のスイッチＳＷａを増幅度の小さい増幅器ＡＭＰ１側に切り替え、またバイアス電流も小さくなるように切り替える。 - 特許庁

Work (process 101) for mounting a channel selection circuit being a function part, a demodulation circuit, a nonvolatile memory, and a CPU on a circuit board 27 is performed, and next, hardware driver software as tuner control software being a common program regardless of the model of a television tuner, application interface software, channel control software, and the like are downloaded to the nonvolatile memory (process 102).例文帳に追加

機能部品である選局回路と、復調回路と、不揮発性メモリと、ＣＰＵとを回路基板２７へ実装する（工程１０１）作業を行い、次に、不揮発性メモリに、テレビチューナの機種に拘らない共通のプログラムであるチューナ制御ソフトとしてのハードウェアドライバソフト、アプリケーションインタフェースソフト、チャンネルコントロールソフト等をダウンロードする（工程１０２）。 - 特許庁

The device and method capable of automatically starting a receiving mode at the time of turning on a power supply in battery-driven electronic equipment mounting a communication interface including a receiving mode circuit, a battery for supplying power to the receiving mode circuit when the circuit is driven and a communication port such as an infrared port are provided.例文帳に追加

本発明の一実施例によれば、受信モード回路を含む通信インターフェースと、受信モード回路の動作時に受信モード回路に電源を供給するバッテリと、赤外線ポート等の通信ポートと、を搭載したバッテリ駆動式の電子機器において、電源投入時に自動的に受信モードに入る装置および方法が提供される。 - 特許庁

A control circuit 6 acquires a movement state detection result of a gyro sensor 25 provided to a remote controller 20 with a microphone through a remote controller interface circuit 7, and outputs a test signal generated by a test signal generating circuit 8 through a speaker 13 when detecting the remote controller 20 with the microphone moving and stopping based upon the movement state detection result.例文帳に追加

制御回路６は、マイク付リモコン２０に設けられたジャイロセンサ２５による移動状態検知結果をリモコンインターフェース回路７を通じて取得し、その移動状態検知結果に基づいてマイク付リモコン２０が移動して停止したことを検知した場合に、テスト信号生成回路８で生成したテスト信号をスピーカ１３を通じて出力させる。 - 特許庁

Each circuit layer in the multilayer semiconductor stack includes an interlayer interface region that is disposed at substantially the same location such that, when the semiconductor dies 12 upon which circuit layers are disposed are arranged together in a stack, conductors disposed within each semiconductor die are aligned with one another to provide an interlayer bus 16 that is oriented vertically with respect to the individual circuit layers.例文帳に追加

回路層が配置されている半導体ダイ１２がスタック内で互いに配置されたときに、各半導体ダイ内に配置されている個々の回路層に関して垂直方向に配向された導電体の層間バス１６を与えるように互いの位置が一致するようにするために、ほぼ同じ位置に配置された層間インターフェース領域を含む。 - 特許庁

The changeover circuit initializes the first external terminal and the second external terminal as differential data terminals for a USB interface when the use of the USB control circuit is instructed, initializes the first external terminal as a signal input terminal and initializes the second external terminal as a signal output terminal when the use of the NFC-WI control circuit is instructed.例文帳に追加

切換え回路は、ＵＳＢ制御回路の使用が指示されるときは前記第１外部端子及び第２外部端子をＵＳＢインタフェース用の差動データ端子として初期化し、前記ＮＦＣ−ＷＩ制御回路の使用が指示されるときは前記第１外部端子を信号入力端子とし前記第２外部端子を信号出力端子として初期化する。 - 特許庁

The oscillation control circuit acquires information which specifies a frequency of a radio wave being received by a receiver (2) mounted on the same vehicle, from the receiver through the communication interface circuit and controls the oscillation frequency of the oscillation circuit and its harmonic frequency so that they don't coincide with the frequency specified by the acquired information.例文帳に追加

発振制御回路は通信インターフェイス回路を介して同じ車両に搭載された受信機（２）から受信機が受信中の電波の周波数を特定する情報を入手し、発振回路の発振周波数及びその高調波周波数が入手した情報から特定される周波数に一致しないように発振回路の発振周波数を制御する。 - 特許庁

An LCD driver 2 has a RAM (memory) 6 storing RGB pixel data, a write control circuit 7 control writing in the RAM 6, an interface circuit 9 receiving RGB pixel data, or the like, from a host computer (CPU), and a plurality of pixel voltage supply units 10.例文帳に追加

ＬＣＤドライバ２は、ＲＧＢ画素データを格納するＲＡＭ（メモリ）６と、ＲＡＭ６の書込を制御する書込制御回路７と、ホストコンピュータ（ＣＰＵ）８からＲＧＢ画素データ等を受け取るインターフェース回路９と、複数の画素電圧供給部１０とを有する。 - 特許庁

A photographing signal outputted from the CCD 21 is given to an image processing LSI 24 as image data via a gain changeover amplifier 22 and an A/D converter 23 and thereafter fed via an interface circuit 28 to a modulation-demodulation circuit 29, where the photographing signal is modulated and converted into a video signal.例文帳に追加

ＣＣＤ２１から出力された撮影信号はゲイン切替アンプ２２，Ａ／Ｄコンバータ２３を経て画像データとして画像処理ＬＳＩ２４に入力された後、インターフェース回路２８を介して変復調回路２９に送られ、変調され映像信号に変換される。 - 特許庁

The data signal stored in this memory circuit 13 is read, a light-emitting element for data 16a converts the data signal into an optical signal, a light-emitting element for data 16b connected to an interface circuit 12 receives the optical signal, the light receiving element 16b converts the optical signal into a data signal, which is outputted to an internal communication network.例文帳に追加

このメモリ回路１３に格納されたデータ信号を読み出し、データ用発光素子１６ａで光信号に変換してインタフェース回路１２に接続されたデータ用受光素子１６ｂに渡し、データ用受光素子１６ｂでデータ信号に戻して内部通信ネットワークに出力する。 - 特許庁

Exemplary embodiment includes the circuit breaker, including a lay shaft coupled to circuit breaker contacts, a lay shaft cam coupled to the lay shaft, a lifting plate configured to interface the lay shaft cam, and a padlock plate configured to engage the lifting plate.例文帳に追加

回路遮断器は、例示的実施形態において回路遮断装置を含み、回路遮断装置は、回路遮断器接点と連結した側軸と、側軸と連結した側軸カムと、側軸カムと連係するように構成された持ち上げ板と、持ち上げ板と係合するように構成されたパドロック板とを含む。 - 特許庁

To equip a cipher processing circuit for an IEEE 1394 and the cipher processing circuit for recording in a device necessary for encrypting when recording contents on a media on a recording/reproducing apparatus with 1394 bus interface, and to solve a problem that it is difficult to control viewers of the contents recorded on the media because the contents are recorded en clair when recording the contents on a portable recording media.例文帳に追加

１３９４バスインターフェースを備える記録再生機器において、コンテンツをメディアに記録する際に暗号化が必要な機器は、ＩＥＥＥ１３９４用の暗号化処理回路と、記録用の暗号化処理回路の２つの暗号化処理回路を搭載している。 - 特許庁

The sound signal of the opposite party arriving from a first call channel (B1ch) and the sound signal from the hand set 40 are added to each other by an addition circuit 5 and are sent to the PC 60, prior to recording, by switching a changeover switch 54 of a PC interface circuit 50 to its lower side.例文帳に追加

ＰＣインターフェイス回路５０の切り替えスイッチ５４を下側に切り替えることにより、第１の通話チャネル（Ｂ１ｃｈ）から到来する相手の音声信号とハンドセット４０からの音声信号が加算回路５２で加算されて、ＰＣ６０に送られ録音される。 - 特許庁

The switching control circuit 28 controls a switch 33 so as to select a second EDID circuit 32 holding format information of low resolution when the error rate is larger than a prescribed threshold, and transmits the selected format information to the signal generating device 1 through an interface 43.例文帳に追加

切換制御回路２８は、検出エラーレートが所定の閾値よりも大きい場合は低い解像度のフォーマット情報を保持する第二のＥＤＩＤ３２回路を選択するようスイッチ３３を制御し、選択されたフォーマット情報を、インタフェース４３を介して信号発生装置１に送信する。 - 特許庁

To provide an interface circuit for allowing a circuit which outputs a clock signal to correctly receive reception data regardless of wiring delay/IO cell delay in transmitting/receiving data in synchronization with a single clock signal, and to provide a semiconductor device provided with the same.例文帳に追加

本発明は、単一のクロック信号に同期してデータの送受信を行う際に、クロック信号を出力する回路が配線遅延・ＩＯセル遅延によらずに受信データを正しく受信することができるインタフェース回路及びそのインタフェース回路を備えた半導体装置を提供する。 - 特許庁

The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.例文帳に追加

このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁

The current value measuring device AD100 generates a signal in accordance with the change of load current, the controllable impedance regulation circuit VR100 receives the control of the current value measuring device AD100 or the interface circuit CD100, and impedance is modified in response to the change of load current.例文帳に追加

電流値測定装置ＡＤ１００は負荷電流の変化に従って信号を発生し、制御可能インピーダンス調整回路ＶＲ１００は電流値測定装置ＡＤ１００またはインターフェース回路ＣＤ１００の制御を受け、負荷電流の変化に対応してインピーダンスの変更を行う。 - 特許庁

An interface with a GND line in addition to a signal line for transmitting the ON/OFF signal of the laser from an image controller 1 to a laser unit 3 is provided and when a filter circuit is constituted on the terminal end part of the above described ON/OFF signal line, the circuit to the above described GND line is constituted.例文帳に追加

画像コントローラ１からレーザユニット３へレーザのＯＮ／ＯＦＦ信号を伝送する信号ラインに加え、ＧＮＤラインを有するインタフェースを備え、前記ＯＮ／ＯＦＦ信号ラインの終端部にフィルタ回路を構成する際に、前記ＧＮＤラインに対して回路を構成する。 - 特許庁

The switching control circuit 28 controls a switch 33 so as to select a second EDID (extended display identification data) circuit 32 holding format information of low resolution when the error rate is larger than a prescribed threshold, and transmits the selected format information to the signal generating device 1 through an interface 43.例文帳に追加

切換制御回路２８は、検出エラーレートが所定の閾値よりも大きい場合は低い解像度のフォーマット情報を保持する第二のＥＤＩＤ３２回路を選択するようスイッチ３３を制御し、選択されたフォーマット情報を、インタフェース４３を介して信号発生装置１に送信する。 - 特許庁

The switching control circuit 28 controls a switch 33 so as to select a second EDID (extended display identification data) 32 circuit holding format information of low resolution when the error rate is larger than a prescribed threshold, and transmits the selected format information to the signal generating device 1 through an interface 43.例文帳に追加

切換制御回路２８は、検出エラーレートが所定の閾値よりも大きい場合は低い解像度のフォーマット情報を保持する第二のＥＤＩＤ３２回路を選択するようスイッチ３３を制御し、選択されたフォーマット情報を、インタフェース４３を介して信号発生装置１に送信する。 - 特許庁

To provide a transmission circuit, a reception circuit, a differential interface device and a display controller that can obtain with low power consumption a transfer rate capable of accommodating an increase in display data volume caused by, for example, a future increase in the screen size of a liquid crystal panel, and a display unit and an electronic device using them.例文帳に追加

将来の液晶パネルの画面サイズの拡大等による表示データ量の増加に対応可能な転送レートを低消費電力で実現することができる送信回路、受信回路、差動インタフェース装置、表示コントローラ、これを用いた表示ユニット及び電子機器を提供する。 - 特許庁

This field bus corresponding type resolver device has a constitution wherein a circuit board 20 is provided in a chamber 27 independent of the resolvers 1, 1E in the casing 10 of the resolvers 1, 1E, and the R/D converter 6, the controller 5 and the field bus interface 4 are provided on the circuit board 20, to thereby form a single sensor 1B.例文帳に追加

本発明によるフィールドバス対応型レゾルバ装置は、レゾルバ(1,1E)の筐体(10)内のこのレゾルバ(1,1E)とは独立した部屋(27)に回路基板(20)が設けられ、この回路基板(20)にＲ／Ｄコンバータ(6)、コントローラ(5)及びフィールドバスインターフェース(4)が設けられ、１個のセンサ(1B)に形成された構成である。 - 特許庁

In this method for performing a joint simulation of a digital circuit by using a simulation engine (45), the digital circuit communicates with one or more first programming languages and also communicates directly with one or more second programming languages by using a heterogeneous language interface.例文帳に追加

シミュレーションエンジン（４５）を用いてデジタル回路の共同シミュレーションを行う方法であって、上記デジタル回路が、異質言語インターフェースにより、１つ以上の第１のプログラミング言語とコミュニケーションを行い、かつ１つ以上の第２のプログラミング言語と直接的にコミュニケーションを行う方法を提供する。 - 特許庁

To provide a method for manufacturing a multilayer interconnection circuit substrate which assures the sufficient adhesive strength of an interface between a conductor layer and a thermosetting adhesive layer to be laminated to enhance connecting strength between the conductor layer, and thereby manufactures the multilayer interconnection circuit substrate having high reliability.例文帳に追加

積層される導体層と熱硬化性接着剤層との界面の十分な接着強度を確保して、各導体層間での接続強度を高め、これによって、信頼性の高い多層配線回路基板を製造することのできる多層配線回路基板の製造方法を提供すること。 - 特許庁

The output buffer circuit 1 is also provided with a second level converter circuit 22 for outputting a signal D with the ground and the external output interface power supply potential VDH, defined as amplitude range on the basis of a control input signal C with the ground and the power supply potential VDL at the semiconductor chip core side, defined as an amplitude range.例文帳に追加

また、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とする制御入力信号Ｃに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｄを出力する第２レベルコンバータ回路２２を備えた。 - 特許庁

A two-dimensional information retrieval part 22 extracts a standard circuit diagram from a standard diagram DB 34 and extracts circuit diagrams of past properties from past property diagram DB 36 on the basis of customer's property specification information inputted from an input interface part 21.例文帳に追加

２次元情報検索部２２において、入力インタフェース部２１から入力された顧客の物件仕様情報に基づいて、標準図ＤＢ３４から標準的な回路図を抽出すると共に過去物件図ＤＢ３６から過去物件の回路図を抽出する。 - 特許庁

To improve reliability in electrical connection by absorbing strain caused at the interface between a conductive paste and an insulating layer or a circuit layer so that the stress caused between fillers in the conductive paste and at the contact part between the filler and the circuit layer is reduced.例文帳に追加

導電性ペーストと絶縁層または回路層との界面に生じようとする歪を吸収することで、導電性ペースト中のフィラーどうし間、および、フィラーと回路層との接触部分に生じる応力を減少させて電気的接続の信頼性を向上する。 - 特許庁

When the analog telephone 30 is in the communication restriction release state, the hook information analysis circuit 13 stops transmission of a dial tone to the analog telephone 30 to instruct communication restriction to an analog telephone interface control circuit 15 so as to restrict call transmission from the analog telephone 30 and call reception by the analog telephone 30.例文帳に追加

通信規制解除状態である場合、フック情報解析回路１３は、アナログ電話機３０へダイアルトーンを送出するのを停止し、アナログ電話機インタフェース制御回路１５に通信規制するよう指示し、アナログ電話機３０からの発信とアナログ電話機３０への着信を規制する。 - 特許庁

An interface 2002 is connected through a cable to a keyboard 10, supplies power to a key code generating circuit, converts a key code signal inputted from the key code generating circuit to a signal in a form, which can be recognized by a CPU 2016, and outputs that signal.例文帳に追加

インターフェース２００２は、ケーブルを介してキーボード１０に接続されるように構成され、キーコード生成回路に対して電源を供給するとともに、キーコード生成回路から入力されるキーコード信号をＣＰＵ２０１６が認識可能な形式の信号に変換して出力するものである。 - 特許庁

Since an insulator 1, i.e. the base material of a substrate exposed to a part where the circuit pattern is not formed, and the translucent resin 9 form an adhesion interface, adhesion strength is enhanced and interfacial exfoliation of the circuit patterns 2a, 5a and a conductive adhesive 6 can be suppressed.例文帳に追加

すると、回路パターンが形成されない部分に露出した基板の母材である絶縁体１と透光性樹脂９とが密着界面を形成することによって密着強度が高まり、回路パターン２ａ、５ａと導電性接着剤６との界面剥離を抑制できる。 - 特許庁

The device further comprises an interface unit 82 having both a circuit for converting an input signal having a 3 V amplitude input from an external unit into a signal of a 0.5 V amplitude to supply to an interior and a circuit for converting the internal signal of the 0.5 V amplitude into a signal of the 3 V amplitude to output to the exterior.例文帳に追加

インターフェイス部８２は、外部から入力された３Ｖ振幅の入力信号を０.５Ｖ振幅の信号に変換して内部に供給する回路と、０.５Ｖ振幅の内部信号を３Ｖ振幅の信号に変換して外部に出力する回路との両方を備えている。 - 特許庁

The input-output control device includes a plurality of fiber channel interface control circuits and a protocol processing circuit that can sequentially execute protocol processing of each port, wherein the protocol processing circuit includes a receiving port identification register which can identify a port that should perform frame reception, and a transmitting port designation register for designating a port that should perform frame transmission.例文帳に追加

複数のファイバ・チャネル・インタフェース制御回路と、各ポートのプロトコル処理を逐次実行できるプロトコル処理回路を備え、前記プロトコル処理回路がフレーム受信すべきポートを識別できる受信ポート識別レジスタ、およびフレーム送信すべきポートを指定する送信ポート指定レジスタを備える。 - 特許庁

To provide a transmission circuit, a reception circuit, a differential interface apparatus and a display controller which can obtain a transfer rate capable of coping with the increase of a display data amount caused by the extension of a screen size of a liquid crystal panel in future with low power consumption, and to provide a display unit and an electronic device using the display controller.例文帳に追加

将来の液晶パネルの画面サイズの拡大等による表示データ量の増加に対応可能な転送レートを低消費電力で実現することができる送信回路、受信回路、差動インタフェース装置、表示コントローラ、これを用いた表示ユニット及び電子機器を提供する。 - 特許庁

When a write-in instruction is inputted from the interface, the write-in circuit performs the write-in instruction when the protect-flag of the selected memory block is a first value, and when it is a second value, the circuit does not perform the write-in instruction.例文帳に追加

上記書き込み回路は、上記インターフェイスから書き込み命令が入力された場合に、選択されたメモリブロックのプロテクト・フラグが第１の値になっているときに書き込み命令を履行し、第２の値になっているときに上記書き込み命令を履行しないことを特徴とする。 - 特許庁

To provide a circuit board which has a terminal capable of holding the junction strength without fail, without causing interface breakage even in long-term use under severe harsh atmospheric conditions where high temperature and low temperature are repeated, and to provide a junction structure for the terminal part of such a circuit board.例文帳に追加

高温および低温が繰り返される厳しい雰囲気条件下における長期使用においても、界面破壊を生じることなく、確実に接合強度を保つことができる端子部を有する回路基板、および、そのような回路基板の端子部の接合構造を提供すること。 - 特許庁

To prevent leakage current due to floating in a single-ended receiver circuit of a slave side USB transceiver part during USB cable disconnection without adversely influencing USB signal characteristics, by means of a low power consumption circuit, under the adoption of a USB interface into a battery-driven mobile product.例文帳に追加

低消費電力化回路により、バッテリー駆動のモバイル製品へのＵＳＢインターフェースの採用に対して、ＵＳＢケーブル未接続時のスレーブ側ＵＳＢトランシーバ部のシングルエンドレシーバ回路でのフローティングによるリーク電流を、ＵＳＢ信号特性に悪影響を与えないで防止する。 - 特許庁

In ATM communication equipment C190, the physical layer side C220 is provided with a FIFO processing section C100 and a UTOPIA interface section C106 and the ATM layer side C300 is provided with a detection circuit C108, a UTOPIA circuit C107, and a selector C109.例文帳に追加

ＡＴＭ通信装置Ｃ１９０において、物理レイヤ側Ｃ２００が、ＦＩＦＯ処理部Ｃ１００と、ユートピアインターフェース部Ｃ１０６とをそなえるとともに、ＡＴＭレイヤ側Ｃ３００が、検出回路Ｃ１０８と、ユートピア回路Ｃ１０７と、セレクタＣ１０９とをそなえて構成する。 - 特許庁

A serial interface 14 of the signal processing section receives the serial data, a one-bit demodulation circuit 15 eliminates the device number, the line number and the valid line number, and a signal processing circuit 16 applies down-sampling to the one-bit data to convent the data into a PCM signal and to provide the output of the PCM signal.例文帳に追加

信号処理部ではシリアルインタフェース１４がそのシリアルデータを受けて１ビット復調回路１５によりデバイス番号やライン番号や有効ライン番号を取除き、信号処理回路１６で１ビットデータをダウンサンプリングしてＰＣＭ信号に変換して出力する。 - 特許庁