「interface circuit」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

The repeater/switch changeover circuit 14 switches the connection of a data input output line A from an Ethernet interface section 16, from a data input output line C to a data input output line B.例文帳に追加

リピータ／スイッチ切替回路１４は、イーサネットインターフェイス部１６からのデータ入出力線Ａの接続をデータ入出力線Ｃからデータ入出力線Ｂ側に切り替える。 - 特許庁

The exposure adjusting part 20 and the reference image setting part 30 receive image data transmitted from an A/D converter 63 or an external card interface 66 through a pre-stage processing circuit 11.例文帳に追加

Ａ／Ｄコンバータ６３または外部カードインターフェース６６から送信される画像データを露出調整部２０および基準画像設定部３０が前段処理回路１１を介して受信する。 - 特許庁

The transmission interface circuit 14 can independently adjust the synchronization clocks CLK output to the bus 309, and the phases of the luminance data DR, DG, and DB of the corresponding colors.例文帳に追加

送信インタフェース回路１４は、バス３０９に対して出力する同期クロックＣＬＫと各色の輝度データＤＲ、ＤＧ、ＤＢそれぞれの位相を、独立に調節可能に構成される。 - 特許庁

A semiconductor integrated circuit 3 comprises a CPU 31, a memory interface 32, a digital broadcast processing section 33 connected to two tuners 2a, 2b for receiving one-seg broadcast, and a display controller 34.例文帳に追加

半導体集積回路３は、ＣＰＵ３１、メモリインターフェース３２、ワンセグ放送を受信する２個のチューナー２ａ、ｂに接続のデジタル放送処理部３３、表示コントローラ３４を具備する。 - 特許庁

With those keys 142a and 142b pressed, a select signal can be supplied to a CPU 121 of the integrated circuit 120 through a CPU interface 128 as a signal input part.例文帳に追加

これらキー１４２ａ，１４２ｂを押すことで、集積回路１２０のＣＰＵ１２１に、信号入力部としてのＣＰＵインタフェース１２８を介して選択信号を供給できる。 - 特許庁

A circuit interface part 23 performs data exchange with a satellite telephone device 3, and is connected to a folded connector 27 instead of the satellite telephone device 3 in order that the device transits to a program download mode.例文帳に追加

回線インターフェース部２３は衛星電話装置３とデータ送受信を行うが、プログラムダウンロードモードへ移行するために衛星電話装置３の替りに、折り返しコネクタ２７と接続する。 - 特許庁

The silicide, having variable inner metal concentration which is adjusted to the surface condition in an interface between the silicide and an adjacent layer, is used in an integrated circuit.例文帳に追加

本発明によれば、シリサイドと隣接する層との間の界面における表面条件に対して調節した可変内部金属濃度を有するシリサイドが集積回路において使用される。 - 特許庁

The test control interface circuit (Tcnt_Int) which is serially transmitted from outside with the control signal DI of a plurality of bits activates a plurality of switching circuits sequentially.例文帳に追加

外部から複数ビットのテスト制御信号ＤＩがシリアル転送されるテスト制御インターフェース回路Ｔｃｎｔ＿Ｉｎｔは、複数のテスト用スイッチ回路をシーケンシャルに活性化する。 - 特許庁

Recording/reproducing data is transmitted and received to and from a plurality of devices via one serial interface, and a designated device number is discriminated to control input/output to a data processing circuit of each device.例文帳に追加

一つのシリアルインターフェースにより複数のデバイスへの記録再生データを送受信し、指示されたデバイス番号を判別して各デバイスのデータ処理回路への入出力を制御する。 - 特許庁

The interface conversion circuit 20 represents an SDRAM-eMMC Bridge using an FPGA, and an address of the large capacity memory 30 is specified by a register for specifying the address of the large capacity memory.例文帳に追加

インターフェース変換回路２０は、ＦＰＧＡを用いたＳＤＲＡＭ−ｅＭＭＣ Ｂｒｉｇｅであり、大容量メモリ３０のアドレスは、大容量メモリアドレス指定用レジスタによって指定される。 - 特許庁

To provide a main control board for game machines which can prevent and inhibit a fraudulent work committed onto an interface circuit for a starter slot switch, and a game machine equipped with the same.例文帳に追加

始動口スイッチ用のインターフェース回路に対する不正行為を防止・抑制することができる、遊技機用メイン制御基板ならびにそれを備える遊技機を提供すること。 - 特許庁

To provide a VP changeover control circuit capable of reducing a routing changeover information table, simplifying the connection constitution of an interface part and a switching part and shortening the VP changeover time.例文帳に追加

ルーティング切替情報テーブルの縮小化とインタフェース部及びスイッチング部の接続構成の簡略化とを図り、ＶＰ切替時間を短縮可能なＶＰ切替制御回路を提供する。 - 特許庁

To provide an automatic command packet receiving sequence circuit for an ATA/ATAPI interface, with which an operating speed is not extremely decelerated even at the time of wakeup while reducing power consumption.例文帳に追加

消費電力を削減しながらも動作速度がウェイクアップ時にも著しく低下しない、ＡＴＡ／ＡＴＡＰＩインターフェースにおけるコマンドパケット自動受信シーケンス回路を提供する。 - 特許庁

The first and second power supply input regions 72 and 74 are arranged on with of the differential signal input region 70 between in the X direction along one side of the interface circuit 50.例文帳に追加

インターフェース回路５０の一辺に沿ったＸ方向にて、差動信号入力領域７０を挟んで第１及び第２の電源入力領域７２，７４が配置されている。 - 特許庁

To provide a circuit connecting material that exhibits excellent connection reliability by improving adhesion to an interface with a silicon nitride film when subjected to high temperature and high humidity processing.例文帳に追加

高温高湿処理を受けたときに、窒化珪素膜との界面との密着性を向上させて優れた接続信頼性を発揮することが可能な回路接続材料を提供する。 - 特許庁

The core I/O card is provided with such system core functions as a control circuit 135 being an interface with a legacy device such as a keyboard and a mouse, an interrupting controller 132 and a timer 133 and an NvRAM 134.例文帳に追加

コアＩ／Ｏカードは、キーボード、マウス等のレガシーデバイスへのインターフェースである制御回路１３５と、割り込みコントローラ１３２、タイマー１３３といったシステム・コアな機能と、NvRAM１３４とを有する。 - 特許庁

In a multi-bank constituted DRAM, allotment for plural unit memory cell arrays constituting each bank is performed, by dividing the arrays into unit memory cell arrays 2 arranged at both sides of an interface circuit 1 sandwiching it between them.例文帳に追加

多バンク構成ＤＲＡＭにおいて、各バンクを構成する複数の単位メモリセルアレイの割付けを、インタフェース回路を挟んでその両側に配置される単位メモリセルアレイに分割して行う。 - 特許庁

Information obtained from an image imaged by the input function of a display part 2 is stored in a register 46, and the information can be accessed through an interface circuit 45.例文帳に追加

表示部２の入力機能により撮像された画像から得られる情報をレジスタ４６に格納するとともに、インタフェース回路４５を介してその情報にアクセスできるようにする。 - 特許庁

In this case, angles φ_i formed between the i-th optical waveguide of the first planar light wave circuit 501 and the normal of the interface are made different by i within a range satisfying the Snell's law.例文帳に追加

この際、第１の平面光波回路５０１の第ｉの光導波路が界面の法線となす角度φ_iがスネルの法則を満足する範囲でｉ毎に異なるようにする。 - 特許庁

To provide a malfunction-preventing CPU interface circuit capable of avoiding that an erroneous signal generated by noise or the like is falsely recognized as a normal signal and is inputted.例文帳に追加

ノイズなどによって生じた誤った信号が正常な信号と誤認識されて入力されることを回避することができる誤動作防止用ＣＰＵインターフェース回路を提供する。 - 特許庁

CD-ROM data is stored respectively in an internal memory 17 and an external memory 20 from the input interface 11, and taken in the error correcting circuit 12 from the internal memory 16.例文帳に追加

ＣＤ−ＲＯＭデータが、入力インタフェース１１から内部メモリ１７及び外部メモリ２０にそれぞれ記憶され、内部メモリ１６から誤り訂正回路１２に取り込まれる。 - 特許庁

An integrated circuit IC1 is constituted of a multi-channel decoder(MCD) or a digital interface receiver(DIR) 100, a digital signal processor(DSP) 200 and a microcomputer 300.例文帳に追加

マルチ・チャンネル・デコーダ（ＭＣＤ）またはデジタル・インタフェース・レシーバ（ＤＩＲ）１００と、デジタル・シグナル・プロセッサ（ＤＳＰ）２００と、マイクロ・コンピュータ３００とを１つの集積回路ＩＣ１として構成する。 - 特許庁

To determine whether peeling occurs to an interface between a sealing resin and a circuit board of a resin-sealed type semiconductor device even if the peeling is not large enough to break a signal terminal of a semiconductor chip.例文帳に追加

樹脂封止型半導体装置において、封止樹脂−回路基板間の界面の剥離が、半導体チップの信号端子を断線しない剥離であっても、剥離の有無を判定する。 - 特許庁

By stopping the supply of a power supply PW or a clock signal CLK to the external input interface control circuit set to the power saving mode, the reduction of power consumption is achieved.例文帳に追加

省電力モードに設定された外部入力インターフェース制御回路には、電源ＰＷやクロック信号ＣＬＫの供給を停止することにより、消費電力の低減を図る。 - 特許庁

These pieces of additive information is recorded in the tape 11 and transferred to the server of a broadcasting station through a portable telephone set 21 connected through an interface circuit 19.例文帳に追加

これらの付加情報はＶＴＲテープ１１に記録されると共に、インターフェース回路１９を経て接続された携帯電話２１を介して放送局のサーバへと転送される。 - 特許庁

To solve the problems of circuit scale, power consumption, current consumption, interface wiring and noises in a solid state imaging device having an AD conversion device mounted on the same chip.例文帳に追加

ＡＤ変換装置を同一チップ上に搭載した固体撮像装置において、回路規模、消費電力、消費電流、インタフェース用配線数、ノイズなどの問題を解消する。 - 特許庁

The interface circuit 103 determines the transmitting format of serial data of the CPU 101 based on the state of a predetermined bit of the serial data by a mode selection part 201 or the like.例文帳に追加

インターフェイス回路１０３は、モード選択部２０１などによって、シリアルデータのうち所定のビットの状態に基づいて、ＣＰＵ１０１のシリアルデータの送信フォーマットを判別する。 - 特許庁

A system includes a sensor for detecting the time when an infrastructure interface is physically coupled to a network infrastructure, and an infrastructure connection detecting circuit coupled to the sensor.例文帳に追加

インフラストラクチャインタフェースがネットワークインフラストラクチャに物理的に結合される時を検出するセンサと、センサに結合されたインフラストラクチャ接続検出回路と、を備えるシステムを提供する。 - 特許庁

Then an output part 104 converts the data of the address, etc., of the storage element outputted from the address conflict detection part 103 into the hardware description language of the bus interface circuit and outputs them.例文帳に追加

そして、出力部１０４は、アドレス競合検出部１０３から出力された記憶素子のアドレス等のデータをバスインタフェース回路のハードウェア記述言語に変換し、出力する。 - 特許庁

To provide an interface circuit which improves control reliability without using a photocoupler and to provide a power converter using the same and an electric vehicle using the same.例文帳に追加

フォトカプラを用いることなく、しかも、制御信頼性の向上したインターフェース回路，それを用いた電力変換装置およびそれを用いた電動車両を提供することにある。 - 特許庁

To provide an interface circuit for a serial bus that can select a serial data signal at a different data rate and transmit the signal without changing a delay time without the need for selecting other frequency for a clock signal.例文帳に追加

クロック信号の周波数を切り替えることなく、異なるデータレートのシリアルデータ信号を遅延時間を変えずに切り替えて送信することができるシリアルバスのインタフェース回路を得る。 - 特許庁

In this case, the unit memory cell array constituting one bank is divided to be allotted to the same bank, by selecting cells positioned at a position being a diagonal element each other for the center of the interface circuit.例文帳に追加

このとき１個のバンクを構成する単位メモリセルアレイの分割は、インタフェース回路の中心に対して互いに対角要素の位置にあるものを選択して、同−バンクに割り付ける。 - 特許庁

An audio interface 23 is provided on the decoder circuit 20, then the audio data and sub-code data are read out with a fixed period from the buffer RAM 30 and outputted by arraying them to the prescribed format.例文帳に追加

デコーダ回路２０にオーディオインタフェース２３を設け、バッファＲＡＭ３０からオーディオデータとサブコードデータとを一定の周期で読み出し、所定のフォーマットに配列して出力する。 - 特許庁

In a display device having a video interface of a DisplayPort standard, a determination signal supply circuit impresses signals for determination to a terminal (Pin14) of the branch apparatus connected through a connector.例文帳に追加

DisplayPort規格の映像インタフェースを有するディスプレイ装置において、判定用信号供給回路は、コネクタを通じて接続されたブランチ機器の端子（Ｐｉｎ１４）に判定用の信号を印加する。 - 特許庁

There is used the video interface circuit 2 having an inherent recognition delay time τ1 for recognizing switching of the switch signal PSS, after being switched from a first state to a second state.例文帳に追加

切替信号ＰＳＳが第一状態から第二状態へ切り替わってから該切替を認識するための固有認識遅延時間τ１を有するビデオインターフェース回路２を使用する。 - 特許庁

The selector 63 selectively takes an output of an interface circuit 50, the output of the selector 61, or the output of the selector 62 as an input and selectively outputs the input to an external output terminal 72.例文帳に追加

セレクタ６３は、インターフェイス回路５０の出力、セレクタ６１の出力およびセレクタ６２の出力を選択入力とし、外部出力端子７２に選択して出力する。 - 特許庁

In addition to a radio interface 10 of Bluetooth specifications, the display device 2 has a display panel 11, a control part 12, the battery 13, an electric double-layered capacitor 14, and an auxiliary light source driving circuit 15.例文帳に追加

表示装置２は、ブルーツース仕様の無線インターフェース１０の他に、表示パネル１１、制御部１２、バッテリ１３、電気２重層キャパシタ１４、補助光源駆動回路１５を備えている。 - 特許庁

To reduce a circuit scale, to restrain an enlargement of a device, and to reduce a cost by reducing the number of connecting lines in a connecting part of a control part and a serial or parallel interface (I/F) part.例文帳に追加

制御部とシリアル又はパラレルインタフェース（Ｉ／Ｆ）部の接続部における接続線数を低減して、回路規模を縮小し、かつ、装置の大型化を抑え、コスト低減を図る。 - 特許庁

To reduce the number of pins of an FPGA that is used for input and output of a communication signal, in an interface circuit which communicates with a plurality of external devices via a transmission path, using the FPGA.例文帳に追加

ＦＰＧＡを用いて伝送路を介して複数の外部装置と通信を行うインタフェース回路において、通信信号の入出力に用いるＦＰＧＡのピンの数を低減する。 - 特許庁

To solve the problem such as a circuit scale, power consumption, electric current consumption, the number of wiring for an interface, and a noise in a solid-state imaging apparatus where A/D converters are mounted on the same chip.例文帳に追加

ＡＤ変換装置を同一チップ上に搭載した固体撮像装置において、回路規模、消費電力、消費電流、インタフェース用配線数、ノイズなどの問題を解消する。 - 特許庁

To solve the problems of circuit scale, power consumption, current consumption, the number of wiring for interface, noise and the like in a solid-state imaging device with an AD conversion apparatus mounted on the same chip.例文帳に追加

ＡＤ変換装置を同一チップ上に搭載した固体撮像装置において、回路規模、消費電力、消費電流、インタフェース用配線数、ノイズなどの問題を解消する。 - 特許庁

The mobile phone PH receives an instruction from a communication interface circuit provided to the vehicle 1 and is set to a standby state, and the start and end of communication is automatically controlled.例文帳に追加

携帯電話機ＰＨは車両１に設けられる通信インタフェース回路から指示を受けて待ち受け状態にセットされ、通信開始および終了も自動的に制御される。 - 特許庁

The chip selection address SID(IF) which changes responding to an operation mode is generated by the interface chip IF side, allowing for a small-scaled circuit as a whole.例文帳に追加

本発明によれば、動作モードによって変化するチップ選択アドレスＳＩＤ（ＩＦ）をインターフェースチップＩＦ側で生成していることから、全体として回路規模を縮小することが可能となる。 - 特許庁

Instructions (reading, writing, erasure), data storage addresses, and data, inputted from a host device are inputted through a host interface 101 to a controller 102 and a buffer control circuit 103.例文帳に追加

ホスト装置から入力される命令（読出、書込、消去）、データ格納アドレス、データは、ホストインタフェース１０１を介してコントローラ１０２及びバッファ制御回路１０３に入力される。 - 特許庁

A switching element 1 acting as a pull-up resistance in an on- state is arranged at the input side of a buffer 2 in the input stage of an interface circuit, as shown by a figure (a).例文帳に追加

図（ａ）に示されているように、インタフェース回路の入力段のバッファ２の入力側に、オン状態においてプルアップ抵抗として作用するスイッチング素子１を設けておく。 - 特許庁